[发明专利]一种基于锁相环的三段式时间数字转换电路

摘要

本发明公开了一种基于锁相环的三段式时间数字转换电路，通过锁相环为时间数字转换器提供多个不同频率和多个均匀分相的准确计数时钟，保证时间数字转换器对被测时间的准确测量；锁相环采用三阶二型锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和辅助状态检测电路，时间数字转换器为包括高段位、中段位和低段位的三段式TDC，时间数字转换器高段位为7位线性位移寄存器。本发明利用锁相环提供不同频率稳定时钟及其均匀相位的优势，完成对所测时间量的粗计数和细量化及进一步的细量化，完成宽量程测量同时保证测量的准确度，同时对初相时间采用同样分辨率的测量，在消除初相时间误差的同时保证分辨率和测量精度不变。

主权项

1.一种基于锁相环的三段式时间数字转换电路，其特征在于：通过锁相环为时间数字转换器提供多个不同频率和多个均匀分相的准确计数时钟，保证时间数字转换器对被测时间的准确测量；所述锁相环采用三阶二型锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和辅助状态检测电路，所述时间数字转换器为包括高段位、中段位和低段位的三段式时间数字转换器，时间数字转换器高段位为7位线性位移寄存器；鉴频鉴相器对来自外部的参考时钟ref和最后一级分频器的输出时钟feb两个信号进行鉴别，得到两个相位差别信号UP和DN，电荷泵通过UP和DN信号控制自身两个电流源的关断和开启，电荷泵的输出接入环路滤波器，环路滤波器对电荷泵泵入或泵出的电流进行滤波并得到一个电压信号，该电压信号输入到压控振荡器，压控振荡器根据输入的电压大小产生四个与该电压对应的频率相等、相位均匀的高频时钟信号，这四个高频时钟信号同时输入到时间数字转换器低段位和初相时间锁存电路低段位，这四个高频时钟信号中的一个作为参考零相位输入到分频器中，分频器由四级连续二分频电路构成，通过分频器对输入的高频时钟信号进行逐级分频，逐级分频得到的四个时钟信号同时输入到时间数字转换器中段位和初相时间锁存电路中段位，同时最后一级分频器的输出时钟又同时输入到鉴频鉴相器和时间数字转换器高段位；辅助状态检测电路根据来自外部的参考时钟ref、最后一级分频器的输出时钟feb、UP和DN四个信号判断整个锁相环环路是否入锁，得到环路锁定信号，通过环路锁定信号控制电荷泵的两个电流源电流大小和环路滤波器的电阻大小，以实现对整个锁相环环路的带宽调节；时间数字转换器和初相时间锁存电路得到的所有数字信号经过数据串行输出模块串行输出到FPGA，通过FPGA进行数据处理；所述时间数字转换器高段位完成粗计数，采用的方法是用7位线性移位寄存器作为计数器，计数时钟采用分频器最后一个二分频得到的低频时钟；所述时间数字转换器中段位对时间数字转换器高段位进行细化，采用的方法是采用锁存器分别锁存在计时结束信号STOP上升沿时刻的4个二分频的输出时钟，根据各级分频时钟的高低相位对粗计数进行初步的细化；所述时间数字转换器低段位对时间数字转换器中段位中最高频率时钟的一个周期进行进一步的细化，采用的方法是用4个锁存器锁存计时结束信号STOP上升沿时刻的最高时钟频率的4个分相，利用相位分辨来对时间数字转换器中段位进一步细化。