[发明专利]基于FPGA实现65536点FFT的装置和方法

摘要

本发明属于数字信号处理领域，公开了一种基于FPGA实现65536点FFT的装置和方法。通过在输入输出部分、存储部分及处理部分提高一个时钟周期内能够处理的数据点数，从而加快FFT的运算速度。在输入接口部分，通过采用大位宽的数据线实现并行数据输入，节省数据输入的时间；在存储部分，用无冲突方式进行存储，使得一个时钟周期能够同时读写16点的数据，并将运算结果进行原位存储节省RAM资源；在处理部分，通过采用基‑16的运算核，加快处理速度，使得一个时钟周期能够处理16点的数据；在输出接口部分，同样通过采用大位宽的并行输出技术，实现处理结果的高速输出。

主权项

1.一种基于FPGA实现65536点FFT的装置，其特征在于，所述装置包括：数据输入模块，用于在一个时钟周期内同时输入16点数据；数据选通模块，设置有数据输入使能端和运算结果输入使能端，所述数据输入使能端用于将数据输入模块输入的数据选通到RAM存储模块进行存储，所述运算结果输入使能端用于将基‑16蝶形运算模块输出的运算结果数据选通到RAM存储模块进行存储；RAM地址生成模块，用于生成RAM存储模块的存储地址；所述RAM地址生成模块在一个时钟周期内同时生成16个地址；RAM存储模块，用于存储所述数据输入模块输入的65536点数据；或者用于存储基‑16蝶形运算模块输出的运算结果数据；第一调序模块，用于从所述RAM存储模块中并行读入16点数据，并将所述16点数据按照基‑16蝶形运算的输入要求进行调序；基‑16蝶形运算模块，用于预先存储基‑16蝶形运算的旋转因子，并根据所述旋转因子和所述第一调序模块输入的16点数据进行基‑16蝶形运算，得到运算结果数据；第二调序模块，用于将所述运算结果数据按照原位存储的原则进行调序，并将调序后的结果数据对应存储在所述RAM存储模块中；其中，所述RAM存储模块为双端口RAM，包含数据输入端口和运算结果输入端口，所述数据输入端口用于在数据输入使能端的控制下存储数据输入模块输入的数据；所述运算结果输入端口用于在运算结果输入使能端的控制下存储基‑16蝶形运算模块输出的运算结果数据；所述RAM存储模块包含16个子存储模块，分别为RAM0‑RAM15，每个子存储模块存储4096点数据；所述65536点数据以16点数据为一组依次存储于16个子存储模块中，且所述65536点数据中间隔为1、16、256、4096的数据不能存储于相同的子存储模块中，从而实现16点数据无冲突并行输出。