[发明专利]一种高速缓冲存储器处理方法及装置

摘要

本发明实施例公开了一种高速缓冲存储器处理方法及装置，其中的方法可包括：Cache接收CPU发送的主存地址，所述主存地址包括标签Tag和第一索引Index1；查找所述Index1对应的第一组Set1，以及查找第二索引Index2对应的第二组Set2；在所述Set1和所述Set2的缓存行Cache Line中查找匹配的CacheLine。采用本发明可以降低Cache缺失时的功耗开销，提升了Cache性能。

主权项

一种高速缓冲存储器处理方法，应用于n路组相联Cache中，所述Cache包括多个缓存组Set，每个Set中包含n个缓存行Cache Line，所述Cache Line中包含缓存标签Cache Tag；任意一个主存地址包括标签Tag和索引Index，所述主存地址和所述Cache之间的访存地址的映射关系为，所述主存地址通过所述Index被缓存到所述Cache中与所述Index唯一对应的Set中的任意一个Cache Line中，并将所述Tag写入到缓存的Cache line的Cache Tag中；其特征在于，包括：Cache接收CPU发送的需要访问的主存地址，所述主存地址包括标签Tag和第一索引Index1，所述Cache为n路组相联，n是大于0的整数；查找所述Index1对应的第一组Set1，以及查找第二索引Index2对应的第二组Set2，其中，所述Index2为对所述Index1的预设位取反后的值；在所述Set1和所述Set2的缓存行Cache Line中查找匹配的Cache Line，其中，所述Set1和所述Set2的Cache line共有2n路，所述匹配的Cache Line的缓存标签Cache Tag由地址位和标识位组成，所述地址位与所述Tag一致，且所述标识位与所述Index1的所述预设位一致。