[发明专利]用于减少栅极电阻的接触结构及其制造方法在审
| 申请号： | 201610192275.9 | 申请日： | 2011-10-19 |
| 公开（公告）号： | CN105845652A | 公开（公告）日： | 2016-08-10 |
| 发明（设计）人： | 张家龙;赵治平;陈俊宏;曾华洲;郑价言;庄学理 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。第一介电层覆盖栅极和S/D区域，第一介电层具有位于S/D区域上的第一接触孔且第一接触插塞由第一材料形成，第一接触插塞与各自的S/D区域连接。第二介电层覆盖第一介电层和第一接触插塞。由第二材料形成的第二接触插塞填充形成在第一介电层和第二介电层中的第二接触孔。第二接触插塞与形成在第二介电层中的栅极和互连结构连接，互连结构与第一接触插塞连接。第二材料与第一材料不同，且第二材料具有比第一材料低的电阻。 | ||
| 搜索关键词： | 用于 减少 栅极 电阻 接触 结构 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：栅极结构，位于半导体衬底上；源极/漏极区域，在横向上邻近所述半导体衬底中的所述栅极结构；第一介电层，覆盖所述栅极结构和所述源极/漏极区域，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；第二介电层，覆盖在所述第一介电层和所述第一接触插塞上方；第二接触孔，形成在所述第一介电层和所述第二介电层中；第二接触插塞，由填充至少在所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；和互连结构，基本形成在所述第二介电层中，所述互连结构与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻；其中由所述第二导电材料形成的所述第二接触孔和所述第二接触插塞从所述第一介电层连续延伸至所述第二介电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610192275.9/，转载请声明来源钻瓜专利网。
