[发明专利]数字锁相环中的硬件延迟补偿有效
| 申请号： | 201610192387.4 | 申请日： | 2016-03-30 |
| 公开（公告）号： | CN106027040B | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | Q·G·金;P·H·L·M·施拉姆;K·米特里科;C·张;G·鲁萨内纽;王文宝 | 申请（专利权）人： | 美高森美半导体无限责任公司 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 罗婷婷 |
| 地址： | 加拿大*** | 国省代码： | 加拿大;CA |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及数字锁相环中的硬件延迟补偿。在数字锁相环中包括：PLL环，该PLL环包括对控制值作出响应以生成锁定到参考输入信号的输出相位和频率值的第一软件实现的受控振荡器(SDCO)；以及，硬件实现的受控振荡器，该硬件实现的受控振荡器对来自该第一SDCO的输出相位和频率值作出响应以合成所述时钟信号，硬件延迟是通过对所述经合成的时钟信号或其派生物进行采样以生成经合成的时钟相位值来补偿的。将经合成的时钟信号相位值与从PLL环得到的反馈相位值进行比较以生成用于修改经合成的时钟信号或其派生物的补偿值。 | ||
| 搜索关键词： | 数字 环中 硬件 延迟 补偿 | ||
【主权项】：
1.数字锁相环(PLL)，包括：PLL环，所述PLL环包括：用于对参考输入信号进行采样以生成参考信号相位值的第一相位采样器，响应于控制值来生成锁定到所述参考输入信号的输出相位和频率值的第一软件实现的受控振荡器，用于将所述参考信号相位值与从所述PLL环得到的反馈相位值进行比较以生成相位误差值的第一相位比较器，以及用于对所述相位误差值进行滤波以得到所述控制值的环路滤波器；硬件实现的受控振荡器，所述硬件实现的受控振荡器对来自所述第一软件实现的受控振荡器的输出相位和频率值作出响应以合成时钟信号，所述经合成的时钟信号或其派生物易遭受硬件延迟；以及硬件延迟补偿环，所述硬件延迟补偿环包括用于对所述经合成的时钟信号或其派生物进行采样以生成经合成的时钟信号相位值的第二相位采样器、以及用于将所述经合成的时钟信号相位值与从所述PLL环得到的反馈相位值进行比较以生成用于对所述经合成的时钟信号或其派生物进行修改以补偿所述硬件延迟的补偿值的第二相位比较器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美高森美半导体无限责任公司，未经美高森美半导体无限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610192387.4/，转载请声明来源钻瓜专利网。
