[发明专利]一种高速大数据量信息处理系统

摘要

一种高速大数据量信息处理系统，涉及组合导航及图像处理技术领域，包括多核DSP处理模块、FPGA数据预处理模块、高速接口模块和其他附属电路组成。其中，多核DSP处理模块是数据核心处理模块，负责数据处理、信息流控制、对外信息交互等功能。FPGA数据预处理模块负责外部数据编解码预处理、逻辑控制、图像显示等功能。高速接口模块包括高速以太网接口、Spacewire接口、高速扩展接口等，实现与外部高速数据传输。系统其他附属电路模块包括时钟模块、电源模块等；本发明实现的高速数据处理系统可以用于运行IMU/GPS/星光三组合导航算法，相比于单DSP多板、多DSP单板或多DSP多板的系统方案，具有集成度高、成本低、处理能力强、接口丰富等显著特点。

主权项

1.一种高速大数据量信息处理系统，其特征在于：包括高速接口模块、多核DSP电路模块、FPGA数据预处理模块和附属电路模块；高速接口模块：接收外部设备传来的远程数据、信息处理板间数据和总线数据；接收多核DSP电路模块传来的远程数据请求信号和板间数据请求信号，将远程数据和信息处理板间数据发送给多核DSP电路模块；接收FPGA数据预处理模块传来的总线差分数据请求信号，将总线数据发送给FPGA数据预处理模块；所述高速接口模块包括千兆网接口、Spacewire接口和RapidIO接口；千兆网接口接收外部设备传送来的远程数据，在接收到多核DSP电路模块传来的远程数据请求信号后，将远程数据传输至多核DSP电路模块；RapidIO接口接收外部设备传来的信息处理板间数据，在接收到多核DSP电路模块传来的板间数据请求信号后，将信息处理板间数据传输至多核DSP电路模块；Spacewire接口接收外部设备传来的总线数据，在接收到FPGA数据预处理模块传来的总线差分数据请求信号后，将总线数据传输至FPGA数据预处理模块；多核DSP电路模块：发送远程数据请求信号至高速接口模块，接收高速接口模块传来的远程数据；发送板间数据请求信号至高速接口模块，接收高速接口模块传来的信息处理板间数据；接收FPGA数据预处理模块传来的状态预处理数据；当接收FPGA数据预处理模块传来的状态控制信号后，多核DSP模块对远程数据、信息处理板间数据、状态预处理数据进行信息融合，生成标准化状态信息，并将标准化状态信息传输回FPGA数据预处理模块；所述多核DSP电路模块包括多核DSP模块、Flash模块、DDR模块和EEPROM模块；多核DSP模块：发送远程数据请求信号至高速接口模块；接收高速接口模块传来的远程数据，将远程数据发送至DDR模块；发送板间数据请求信号至高速接口模块，接收高速接口模块传来的信息处理板间数据，将信息处理板间数据发送至Flash模块；接收FPGA数据预处理模块传来的状态预处理数据；当接收FPGA数据预处理模块传来的状态控制信号后，多核DSP模块对远程数据、信息处理板间数据、状态预处理数据进行信息融合，生成标准化状态信息，并将标准化状态信息传输回FPGA模块；DDR模块：接收多核DSP模块传来远程数据，存储远程数据；当多核DSP电路模块接收FPGA数据预处理模块传来的状态控制信号后，传输存储的远程数据至多核DSP电路模块；Flash模块：接收多核DSP模块传来的信息处理板间数据，存储信息处理板间数据；当多核DSP电路模块接收FPGA数据预处理模块传来的状态控制信号后，传输存储的信息处理板间数据至多核DSP电路模块；EEPROM模块接收到多核DSP存放系统的状态预处理数据存储信号，存储系统状态预处理数据；当多核DSP电路模块接收FPGA数据预处理模块传来的状态控制信号后，传输存储的系统状态预处理数据至多核DSP电路模块；FPGA数据预处理模块：接收外部系统传来的串口数据和模拟信号；将串口数据转换为总线差分数据请求信号，将总线差分数据请求信号发送至高速接口模块；接收高速接口模块传来的总线数据；将模拟信号转换成数字信号；对总线数据和数字信号依次进行滤波、去噪、编解码预处理生成状态预处理数据，将状态预处理数据发送给多核DSP电路模块；发送状态控制信号至多核DSP电路模块；接收多核DSP电路模块传来的标准化状态信息；附属电路模块：为多核DSP电路模块提供DSP时钟信号和DSP电源；为FPGA数据预处理模块提供FPGA时钟信号和FPGA电源。