[发明专利]用于减少睡眠状态泄漏电流的电路和方法有效
| 申请号： | 201610193097.1 | 申请日： | 2009-02-03 |
| 公开（公告）号： | CN105897242B | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | 马丁·圣劳伦特;林任从 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于减少睡眠状态泄漏电流的电路和方法。所述电路包括选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者的硬件单元(102)。所述硬件单元(102)包括第一节点(110)。所述硬件单元进一步包括耦合到所述第一节点的睡眠启用组合逻辑(104)，其中在睡眠状态期间保留所述第一节点的值。 | ||
| 搜索关键词： | 用于 减少 睡眠 状态 泄漏 电流 电路 方法 | ||
【主权项】：
1.一种用于减少睡眠状态泄漏电流的电路，其包含：/n多个硬件单元，每一硬件单元选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者，每一硬件单元包含节点；以及/n多个睡眠启用组合逻辑，其耦合到所述多个硬件单元的所述节点，其中在睡眠状态期间保留每个节点的值，/n其中，当所述多个睡眠启用组合逻辑被启用时耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的组合输出输出向量的预定义值，所述输出向量包括耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑向所述电路的节点输出的位值，针对耦合到所述多个硬件单元的所述节点的所述多个睡眠启用组合逻辑的所述位值的每一组合确定所述电路的可能泄漏电流，以及，基于针对所述位值的每一组合所确定的所述电路的可能泄漏电流来选择所述输出向量的所述预定义值，/n其中所述多个睡眠启用组合逻辑在非睡眠状态期间将所述多个硬件单元的所述节点的值发射到所述电路的所述节点。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610193097.1/，转载请声明来源钻瓜专利网。
