[发明专利]一种支持DDR3数据通路调试的调试控制单元及调试方法

摘要

本发明公开了一种支持DDR3数据通路调试的调试控制单元及调试方法，该调试控制单元包括数据采样单元、数据压缩单元、调试数据缓冲单元以及一个以上的调试主机接口单元；所述数据采用单元采用DDR3数据通路的有效数据，并经过所述数据压缩单元，存入所述调试数据缓冲单元；所述调试主机接口单元将调试数据从数据缓冲单元中读取出来，通过芯片的调试接口发送给调试主机。该调试方法是基于上述调试控制单元来实施。本发明具有结构简单、操作简便、能够降低调试难度、加快调试收敛速度等优点。

主权项

1.一种支持DDR3数据通路调试的调试控制单元，其特征在于，包括数据采样单元、数据压缩单元、调试数据缓冲单元以及一个以上的调试主机接口单元；所述数据采样单元采用DDR3数据通路的有效数据，并经过所述数据压缩单元，存入所述调试数据缓冲单元；所述调试主机接口单元将调试数据从数据缓冲单元中读取出来，通过芯片的调试接口发送给调试主机；所述调试控制单元的调试步骤包括：确定关键探测点；分析并确定DDR3数据通路中的关键数据信号的采样位置；将关键探测点与DDR3调试控制单元相连，并完成芯片实现；板级调试；在PCB调试板上进行DDR3调试，若出现错误，调试主机的日志查看探测点的数据，以确定当前DDR3系统所处的状态：读、写分别是否正确；在调试初期使用JTAG调试接口，调试数据降低到DDR3调试控制器中数据缓冲大小；当高速调试接口可用之后，逐步增大调试数据量。