[发明专利]一种结构化的多元速率兼容LDPC码构造方法

摘要

本发明公开了一种结构化的多元速率兼容LDPC码构造方法，根据最高码率和码个数，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N；选一素数q，由此确定循环置换矩阵大小L；由素数q构造有限域GF(q)，并选取本原元α，确定C中元素；确定B中元素；基于B、C矩阵的掩膜操作，得到基矩阵D及其中元素；对D进行扩展得到二元矩阵P；对二元矩阵P进行多元域元素赋值，得到校验矩阵H；根据H，确定各码率对应校验矩阵，得到一组多元速率兼容LDPC码的校验矩阵。本发明与现有乘性重复、递增冗余方法比，构造的多元速率兼容LDPC码信息位长度固定、易于硬件实现、性能更好，应用于时变无线通信中，能提高系统自适应能力。

主权项

1.一种结构化多元速率兼容LDPC码构造方法，其特征在于：是通过掩膜矩阵B、循环系数矩阵C、基矩阵D和L阶单位矩阵构造，包括如下步骤：(1)根据所需构造的多元速率兼容LDPC码的最高码率Rmax和所包含码的个数J，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N，根据多元速率兼容LDPC码有限域阶数Γ，确定多元域元素λ的取值范围；(2)选择大于列数N的素数q，由素数q确定循环置换矩阵大小L，以及信息长度K；(3)由素数q来构造有限域GF(q)，再选取该有限域上的任意本原元α，确定循环系数矩阵C中第i行、第j列的元素值ci,j，1≤i≤M，1≤j≤N：ci,j＝αi+N‑1+αj‑1；(4)基于计算机搜索方法确定掩膜矩阵B中第i行、第j列的元素值bi,j，1≤i≤M，1≤j≤N；掩膜矩阵B的元素只取0或1，具体步骤包括有：4a)对于掩膜矩阵B的1至2行，1至N列，元素4b)对于掩膜矩阵B的3至4行，1至2/(1‑Rmax)列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将3至4行，2/(1‑Rmax)+1至2/(1‑Rmax)+2列设置为单位矩阵；将3至4行，2/(1‑Rmax)+3至N列设置为全零矩阵；4c)对于掩膜矩阵B的5至6行，1至2/(1‑Rmax)+2列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将5至6行，2/(1‑Rmax)+3至2/(1‑Rmax)+4列设置为单位矩阵；将5至6行，2/(1‑Rmax)+5至N列设置为全零矩阵；4d)对于掩膜矩阵B的7至M行，1至2/(1‑Rmax)+4列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将7至M行，2/(1‑Rmax)+5至N列设置为大小为单位矩阵；(5)基于循环系数矩阵C和掩膜矩阵B进行掩膜操作，得到基矩阵D，确定基矩阵D中第i行、第j列的元素值，di,j，1≤i≤M，1≤j≤N：(6)对基矩阵D进行扩展操作，对D中的每个元素di,j，1≤i≤M，1≤j≤N，使用L×L阶全零矩阵或循环置换矩阵进行替换得到ML×NL阶二元矩阵P＝{pm,n}；(7)根据二元矩阵P中的元素数值pm,n，对校验矩阵中的多元域元素hm,n进行赋值，1≤m≤ML，1≤n≤NL；(8)从上述校验矩阵H中行取1至2×J×L行，列取1至列，作为速率兼容LDPC码中第J个码的校验矩阵，该码的码率为R，由此可得到一组扩展结构校验矩阵，这组校验矩阵就对应了一组结构化多元速率兼容LDPC码。