[发明专利]低面积开销的自容错LDPC译码器有效
申请号: | 201610222385.5 | 申请日: | 2016-04-11 |
公开(公告)号: | CN107294541B | 公开(公告)日: | 2020-07-10 |
发明(设计)人: | 裴玉奎;李博华;葛宁 | 申请(专利权)人: | 清华大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 李相雨 |
地址: | 100084 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 暂无信息 | 说明书: | 暂无信息 |
摘要: | 本发明提供一种低面积开销的自容错LDPC译码器,在分层流水架构基础上,设计了容错控制单元和奇偶校验单元。容错控制单元至少包括计数器,所述计数器包括编码模块和纠错模块,编码模块用于通过汉明码生成矩阵和状态转换矩阵对接收到的m序列进行编码,获得基于标准汉明码的m序列;纠错模块用于通过汉明译码方式对基于标准汉明码的m序列进行错误定位和纠正处理,并获得正确的m序列。奇偶校验单元用于对输入到RAM的内容末尾设置一奇偶校验位并进行奇偶校验。本发明提供的一种低面积开销的自容错LDPC译码器,通过基于m序列汉明编码的自容错计数器、分层流水译码器构架和RAM加固方案,实现了在避免SEU影响的同时,大大减少了译码器面积。 | ||
搜索关键词: | 面积 开销 容错 ldpc 译码器 | ||
【主权项】:
一种低面积开销的自容错LDPC译码器,其特征在于,在分层流水架构基础上,包括:容错控制单元,桶形移位器、校验节点单元、变量节点单元、C2V RAM、V2C RAM和校验矩阵ROM,其中,校验矩阵ROM,用于存储LDPC码校验矩阵,以在译码过程中发送至容错控制单元参与译码;容错控制单元,用于在译码过程中向桶形移位器、校验节点单元、变量节点单元、C2V RAM、V2C RAM和校验矩阵ROM发送工作指令;所述C2V RAM、校验节点单元和桶形移位器形成行操作单元,所述V2C RAM、变量节点单元和桶形移位器形成列操作单元,所述行操作单元和列操作单元用于接收容错控制单元发出的控制指令执行译码操作;所述容错控制单元至少包括计数器,所述计数器包括编码模块和纠错模块,其中,编码模块,用于接收到初始状态下的m序列后通过汉明码生成矩阵和状态转换矩阵对接收到的m序列进行编码,获得基于标准汉明码的m序列;纠错模块,用于通过汉明译码方式对基于标准汉明码的m序列进行错误定位和纠正处理,并获得正确的m序列;所述C2V RAM用于存储变量节点单元向校验节点单元传递的信息;所述V2C RAM用于存储初始状态下的LLR信息以及存储校验节点单元向变量节点单元传递的信息。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610222385.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类