[发明专利]半导体器件及其制造方法在审
申请号: | 201610236019.5 | 申请日: | 2016-04-15 |
公开(公告)号: | CN106057729A | 公开(公告)日: | 2016-10-26 |
发明(设计)人: | 古桥隆寿 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/532 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 赵晓祎;戚传江 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体器件及其制造方法。本发明的目标是提供一种具有掩埋铜布线的半导体器件,该掩埋铜布线具有提高的可靠性。包括多孔低k膜的层间绝缘膜,在其布线沟槽中具有布线。该布线具有形成在布线沟槽的底面和侧壁上的第一势垒导体膜,形成在第一势垒导体膜上的第二势垒导体膜,和形成在第二势垒导体膜上的且主要由铜组成的主导体膜。第一势垒导体膜和第二势垒导体膜由相同的导体材料制成,但第一势垒导体膜的密度低于第二势垒导体膜的密度。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
一种半导体器件,包括:半导体衬底;层间绝缘膜,所述层间绝缘膜形成在所述半导体衬底上方;以及布线,所述布线掩埋在所述层间绝缘膜的布线沟槽中,其中所述布线包括:第一势垒导体膜,所述第一势垒导体膜形成在所述布线沟槽的底面和侧壁上方;第二势垒导体膜,所述第二势垒导体膜形成在所述第一势垒导体膜上方;以及主导体膜,所述主导体膜形成在所述第二势垒导体膜上方并且具有作为主要成分的铜,其中所述层间绝缘膜包括多孔低介电常数绝缘膜,其中所述第一势垒导体膜和所述第二势垒导体膜具有相同的导体材料,以及其中所述第一势垒导体膜的密度低于所述第二势垒导体膜的密度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610236019.5/,转载请声明来源钻瓜专利网。
- 上一篇:光学膜、有机发光二极管显示器及其制造方法
- 下一篇:自动停止参数的阈值调节
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造