[发明专利]存储器的数据建立时间的测量电路和测量方法

摘要

本发明公开了一种存储器的数据建立时间的测量电路，包括：第一D触发器，通过第一时钟信号控制输出数据到存储器的数据输入端；存储器的数据输出端连接第二D触发器的数据输入端并在第三时钟信号的控制下输出；第二时钟信号连接到存储器的时钟输入端；第三时钟信号连接到第二D触发器的时钟输入端；由多级缓冲器串联形成缓冲器串联电路输出第一至三时钟信号并能调节第一至三时钟信号之间的上述沿的偏移值；通过对第一至三时钟信号的偏移值的大小设置逐步逼近得到存储器的数据建立时间。本发明还公开了一种存储器的数据建立时间的测量方法。本发明能提高测试精度。

主权项

1.一种存储器的数据建立时间的测量电路，其特征在于，包括：第一D触发器，其数据输出端连接到存储器的数据输入端；所述第一D触发器的数据输入端连接输入数据，所述第一D触发器的时钟输入端连接第一时钟信号；第二D触发器，所述存储器的数据输出端连接第二D触发器的数据输入端；所述第二D触发器的数据输出端输出数据；第二时钟信号连接到所述存储器的时钟输入端；第三时钟信号连接到所述第二D触发器的时钟输入端；缓冲器串联电路，由多级缓冲器串联形成，所述缓冲器串联电路中的前一级缓冲器的输出端连接到后一级缓冲器的输入端，所述缓冲器串联电路中的各级缓冲器的延时相同；时钟输入信号连接到所述缓冲器串联电路的第一级缓冲器的输入端，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号由所述缓冲器串联电路的对应级数的缓冲器输出，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率都等于所述时钟输入信号的频率，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号之间的上升沿的偏移值对应于缓冲器之间的级数差乘以一级缓冲器的延时；所述输入数据在所述第一时钟信号的上升沿锁存到所述第一D触发器中，在所述输入数据变化时，令所述第一时钟信号的上升沿超前于所述第二时钟信号上升沿的偏移值为第一偏移值，所述第二时钟信号的上升沿超前于所述第三时钟信号上升沿的偏移值为第二偏移值，所述第二偏移值设置为大于所述第二D触发器的数据建立时间，通过调节所述第一偏移值的大小逐步逼近得到所述存储器的数据建立时间，所述第一偏移值大于等于所述存储器的数据建立时间时，所述输出数据正确；所述第一偏移值小于所述存储器的数据建立时间时，所述输出数据不正确。