[发明专利]一种无运放高阶温漂补偿的带隙基准电路

摘要

本发明公开一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路；所述正温度系数电路包括PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6。述负温度系数电路包括PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3。使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。

主权项

一种无运放高阶温漂补偿的带隙基准电路，其特征在于：包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻R1、分压电阻R2，NPN型三极管Q1、NPN型三极管Q2，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中源极相连且与VDD连接，栅极相连且与PMOS管M1b的漏极连接，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中的漏极依次与PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连接，PMOS管M1b的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和 NMOS管M6中的栅极相连，PMOS管M3b的漏极与NMOS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN型三极管Q2中的基极和集电极连接，NPN型三极管Q2中的发射极通过分压电阻R2连接公共地GND，NMOS管M5的源极与NPN型三极管Q1中的基极和集电极连接，NPN型三极管Q1中的发射极连接公共地GND；所述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电阻R3接公共地GND；高阶补偿电路包括：PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管M10，所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端以及NMOS管M10中的栅极和漏极，NMOS管M10中的源极接公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共地GND，PNP型三极管Q5中的发射极通过电阻R6接接公共地GND，其中，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a的宽长比为N:1:1:M，对应的PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b的宽长比也为N:1:1:M；PMOS管M7a、PMOS管M9a的宽长比为1:K，对应的PMOS管M7b、PMOS管M9b的宽长比也为1:K,高阶补偿电路模块通过PNP型三极管Q4/PNP型三极管Q5产生与VBE高阶项符号相反的表达式，同时，NMOS管M10管上电流具有负温度特性来做更高阶补偿，达到抵消正温度系数电流中高阶非线性分量,调节电阻R5a/电阻R5b使两电阻R5a与电阻R5b上电流相等；NMOS管M10的作用是牵制C点的电压来调节补偿高阶项的温度系数值。