[发明专利]多CPU的软件加载方法及基于多CPU的软件加载装置

摘要

本发明公开了一种多CPU的软件加载方法，包括：S01、数据存储：可编程逻辑器件接收配置数据以及多个CPU的目标码，并将配置数据以及多个CPU的目标码依次写入至FLASH存储器的指定存储位置；S02、程序加载：重新上电后，可编程逻辑器件读取FLASH存储器中的配置数据，并依次完成各个CPU程序数据的加载以及运行。本发明还公开了一种基于多CPU的软件加载装置，包括多个CPU、一个FLASH存储器和一个可编程逻辑器件，多个CPU均与可编程逻辑器件相连，FLASH存储器的信号线与可编程逻辑器件相连。本发明的装置以及方法均能够有效减小FLASH存储器的数量、实现复杂系统的程序单点加载等优点。

主权项

1.一种多CPU的软件加载方法，其特征在于，包括以下步骤：S01、数据存储：可编程逻辑器件接收配置数据以及多个CPU的目标码，并将配置数据以及多个CPU的目标码依次写入至单个FLASH存储器的指定存储位置，所述配置数据用于指示可编程逻辑器件外围CPU的数量和程序数据的位数；S02、程序加载：重新上电后，所述可编程逻辑器件读取所述FLASH存储器中的配置数据，并依次完成各个CPU程序数据的加载以及运行；步骤S01的具体过程为：S11、首先可编程逻辑器件通过RST信号将所有CPU置于复位状态，PC将配置数据和多个CPU的目标码通过RS232串口电路发送至可编程逻辑器件，可编程逻辑器件接收来自PC的数据并进行缓存；S12、当接收到配置数据后将其写入FLASH存储器的BLOCK0扇区进行存储；在接收第一个CPU的目标码并缓存完成后，将缓存的CPU数据发送回PC端进行校验，如PC端校验无误将发送校验无误信号给可编程逻辑器件，告知其可以存储数据，可编程逻辑器件发送BUSY信号提示PC机即将存储第一个CPU的目标码进FLASH存储器，此时PC无法发送第二个CPU的目标码；S13、可编程逻辑器件将调用FLASH存储器的驱动程序，并计算缓存数据大小以得到所需扇区的个数，然后将缓存的CPU数据存储至对应存储空间并进行校验，校验无误后进行下一CPU的程序存储；S14、以此类推完成所有CPU的目标码存储后，PC向可编程逻辑器件发送“所有CPU程序下发完成标志”，完成所有CPU的目标码存储。