[发明专利]一种实现基准电压源低压高精度的电路及方法有效

专利信息
申请号: 201610254830.6 申请日: 2016-04-22
公开(公告)号: CN105867499B 公开(公告)日: 2017-10-10
发明(设计)人: 黄淑燕;阴亚东;江典棋;温文颖;陈愿勇 申请(专利权)人: 福州福大海矽微电子有限公司
主分类号: G05F1/56 分类号: G05F1/56
代理公司: 福州元创专利商标代理有限公司35100 代理人: 蔡学俊
地址: 350002 福建省福州*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种实现基准电压源低压高精度的电路及方法,主要技术方案为在带隙核心电路上引入低阈值耗尽型NMOS管和实时监测的启动电路,将误差放大器的输出接源跟随管NMOS后给Q1和Q2提供电流,减少了系统增益,降低了失调电压对输出电压精度的影响,提高了系统稳定性;进一步地,源跟随管NMOS采用低阈值耗尽型NMOS管,降低了电源电压和基准电压间的压差,使得该结构可以工作在低压系统中;进一步地,启动电路实时监测基准输出电压,消除了输出电压过冲现象,保证基准电压快速稳定地输出。
搜索关键词: 一种 实现 基准 电压 低压 高精度 电路 方法
【主权项】:
一种实现基准电压源低压高精度的电路,其特征在于:包括带隙核心电路、启动电路及低阈值源跟随电路;低阈值源跟随电路用于保证带隙核心电路的基准输出在低压下也能稳定工作;所述启动电路监测带隙核心电路输出基准电压,从而消除输出电压的上冲现象,保证基准电压的稳定输出;所述带隙核心电路包括第一三极管Q1和第二三极管Q2;第一三极管Q1和第二三极管Q2的基极和集电极均短接;第一PNP三极管Q1的发射极分别接第一电阻R1一端和接误差放大器Amp的正相输入端X;第一电阻R1另一端接第二电阻R2一端;第二三极管Q2的面积是Q1的n倍;第二三极管Q2发射极接第三电阻R3一端,第三电阻R3另一端接第二电阻R2另一端;第二电阻R2和第三电阻R3的公共端接误差放大器Amp的反相输入端Y;误差放大器Amp的输出端接第一NMOS管NM1的栅极;所述第一NMOS管NM1的漏极接第四电阻R4一端;第四电阻R4的另一端接电源Vdd;所述低阈值源跟随电路采用源跟随结构,包括第一NMOS管NM1和第四电阻R4;第一NMOS管NM1的源极接第一电阻R1和第二电阻R2的公共端;第一电阻R1和第二电阻R2的公共端是输出端基准电压VREF;VREF的输出公式由以下过程推得:VREF=VBE2+VBE1-VBE2R3(R2+R3)⇒VREF=VBE2+ΔVBE(1+R2R3)⇒VREF=VBE2+(1+R2R3)VTlnn,]]>其中VBE1为第一三极管Q1基极与集电极电压差;VBE2为第二三极管Q2基极与集电极电压差;VT为热电压,温度系数为+0.087mV/K,温度系数与VT成正比;ΔVBE为VBE1与VBE2的差值;n为Q2与Q1的面积之比;所述启动电路包括第一PMOS晶体管PM1、第二NMOS晶体管NM2和第三NMOS晶体管NM3;第一PMOS管PM1的栅极接偏置电压Vb,漏极接第二NMOS管NM2的栅极,源极接电源Vdd;第二NMOS管NM2的栅极接第一PMOS管PM1的漏极,漏极接所述带隙核心电路中第一NMOS管NM1的漏极,源极接接所述带隙核心电路中误差放大器Amp的正相输入端X;第三NMOS管NM3的栅极接所述带隙核心电路中输出端VREF,漏极接第二NMOS管NM2的栅极,源极接地。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福州福大海矽微电子有限公司,未经福州福大海矽微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610254830.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top