[发明专利]基于Nand Flash存储器阵列的存储控制装置

摘要

本发明公开了一种基于Nand Flash存储器阵列的存储控制装置，包括：Nand Flash存储器阵列、存储控制器、用户应用逻辑层、用户逻辑、基础设施和状态采集单元；Nand Flash存储器阵列获取操作指令；物理层获取操作时序；介质接口层获取解析后的重组数据流；存储器命令层获取分解后的Nand Flash操作数据流和命令接口时序；存储链路层获取符合命令接口时序的数据帧和解码后的命令接口时序；用户逻辑获取寄存器配置命令、时钟和复位信号、工作状态、操作指令数据流；存储器维护和配置单元获取解析后的寄存器配置命令；基础设施获取时钟、复位信号；状态采集单元获取工作状态；用户应用逻辑层获取存储器控制接口所需数据格式和操作格式；状态采集单元获取用户逻辑操作命令。

主权项

1.一种基于Nand Flash存储器阵列的存储控制装置，其特征在于，包括：Nand Flash存储器阵列、存储控制器、用户应用逻辑层、用户逻辑、基础设施和状态采集单元；所述存储控制器包括：物理层、介质接口层、存储器命令层、存储链路层、存储器维护和配置单元；所述Nand Flash存储器阵列与所述物理层连接，所述物理层与所述介质接口层连接，所述介质接口层与所述存储器命令层连接，所述存储器命令层与所述存储链路层连接，所述存储链路层与所述用户应用逻辑层连接；所述用户逻辑包含四个端口，分别连接所述用户应用逻辑层、所述存储器维护和配置单元、所述基础设施和所述状态采集单元；所述Nand Flash存储器阵列分别用于获取存储指令、读取指令、擦除指令、初始化指令和功能配置操作指令，并将所述存储指令、读取指令、擦除指令、初始化指令和功能配置操作指令发送至物理层；所述物理层用于接收所述存储指令、读取指令、擦除指令、初始化指令和功能配置操作指令，并获取双倍速率同步时序接口模型物理层数据流、单倍速率异步时序接口模型物理层数据流或解析后的重组数据流，并经过数据边沿同步、延迟调整、时序调整或扇出，得到操作时序，然后发送至Nand Flash存储器阵列中；同时物理层还用于从Nand Flash存储器阵列接收时序数据流，然后依次经过缓存同步、时序调整、延迟调整、时钟重建、数据重采样或数据对齐操作，得到双倍速率同步时序接口模型物理层数据流或单倍速率异步时序接口模型物理层数据流，并发送至介质接口层；所述介质接口层用于接收物理层发送过来的双倍速率同步时序接口模型物理层数据流或单倍速率异步时序接口模型物理层数据流，以及获取存储命令层发送过来的分解后的Nand Flash操作数据流，并按照双倍速率同步时序接口模型物理层数据流或单倍速率异步时序接口模型依次进行解析操作和重组数据流，得到解析后的重组数据流，然后将所述解析后的重组数据流发送至物理层；同时介质接口层用于接收物理层发送过来的双倍速率同步时序接口模型物理层数据流、单倍速率异步时序接口模型物理层数据流或解析后的重组数据流，并依次进行解析和重构，得到Nand Flash操作数据流，然后将所述Nand Flash操作数据流发送至存储器命令层；所述存储器命令层用于接收所述Nand Flash操作数据流，并分别从存储链路层获取Nand Flash操作数据流的对应操作指令，以及从存储链路层获取符合命令接口时序的数据帧，然后依次进行解析和分解，得到分解后的Nand Flash操作数据流，再将所述分解后的Nand Flash操作数据流发送至介质接口层；同时存储器命令层接收介质接口层发送过来的分解后的Nand Flash操作数据流，经过打包后得到命令接口时序，并将所述命令接口时序发送至存储链路层；所述存储链路层用于接收所述命令接口时序，并获取用户应用逻辑层发送过来的操作命令和对应操作数据，并依次经过组织帧格式、添加差错控制编码、数据流量控制后，得到符合命令接口时序的数据帧，然后按照存命令接口时序要求将所述符合命令接口时序的数据帧发送至存储器命令层；同时存储链路层对所述命令接口时序依次经过解析帧格式、解码提取后，得到解码后的命令接口时序，并将所述解码后的命令接口时序发送至用户应用逻辑层；所述用户逻辑分别用于获取寄存器配置命令、用户逻辑工作时所需系统时钟和用户逻辑全局复位信号、操作指令数据流、用户逻辑所需数据格式的操作命令，以及当前时刻物理层、介质接口层、存储器命令层、存储链路层、存储器维护和配置单元、基础设施以及用户应用逻辑层各自工作状态；所述操作指令数据流包含存储指令、读取指令、擦除指令、初始化指令和功能配置操作指令各自对应数据流；所述存储器维护和配置单元用于获取用户逻辑发送过来的寄存器配置命令，然后解析所述寄存器配置命令，得到解析后的寄存器配置命令，并将解析后的寄存器配置命令分别发送至物理层、介质接口层、存储器命令层和存储链路层；同时存储器维护和配置单元用于分别读取物理层、介质接口层、存储器命令层和存储链路层各自对应的寄存器配置命令，并发送至用户逻辑；所述基础设施获取用户逻辑工作时所需系统时钟和用户逻辑全局复位信号，然后对所述用户逻辑工作时所需系统时钟和用户逻辑全局复位信号依次进行锁相环、时钟扇出以及复位同步操作，获得多个工作时钟和与多个工作时钟分别同步的工作复位信号，并将多个工作时钟和与多个工作时钟分别同步的工作复位信号分别发送至物理层、介质接口层、存储器命令层、存储链路层、存储器维护和配置单元；同时，将多个工作时钟和与多个工作时钟分别同步的工作复位信号输出至用户逻辑；所述状态采集单元用于获取当前时刻物理层、介质接口层、存储器命令层、存储链路层、存储器维护和配置单元、基础设施以及用户应用逻辑层各自工作状态，并通过状态接口将当前时刻物理层、介质接口层、存储器命令层、存储链路层、存储器维护和配置单元、基础设施以及用户应用逻辑层各自工作状态发送至用户逻辑；所述用户应用逻辑层用于获取用户逻辑发送过来的操作指令数据流和用户逻辑所需数据格式的操作命令，并组织成存储器控制接口所需数据格式和操作格式，然后发送至存储链路层；同时所述存储链路层从用户逻辑获取Nand Flash存储器阵列所能识别的操作命令，所述Nand Flash存储器阵列所能识别的操作命令包括存储、读取、功能配置操作、直接存储访问写入、直接存储访问读取、可编程输入输出写入、可编程输入输出读取、批量擦除、简单擦除或初始化操作命令，并对所述Nand Flash存储器阵列所能识别的操作命令依次进行解析和重构，得到用户逻辑所需数据格式的操作命令，再将所述用户逻辑所需数据格式的操作命令发送至用户逻辑。