[发明专利]一种快速启动FPGA的电路和方法

摘要

一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。

主权项

1.一种用于快速启动FPGA的配置电路，其特征在于：所述配置电路，包括三维寻址的配置存储器阵列、配置控制中心和“行”配置电路；三维寻址的配置存储器阵列将FPGA的配置存储器阵列按照逻辑资源的物理结构需求而设计成具有相同高度的“行”，使用行地址ADDR_Row进行寻址，将每一“行”中的配置存储器按照所控制的逻辑资源类型不同而区分设计成若干“列”，采用列地址ADDR_Col进行寻址，将每一“列”中的配置存储器设计成若干个1位宽的数据“帧”，采用辅地址ADDR_minor进行寻址；通过三层次的地址来定位每个模块的具体配置帧的位置，逐帧将配置数据写入所需的配置存储单元矩阵，实现独立的、针对单个基本规模的可编程电路模块的分别配置；以实现在对FPGA中大部分配置存储器单元不产生影响的情况，完成对某一局部区域配置存储器的快速配置；配置控制中心接收上电复位信号、全局清零结束反馈信号，产生清零使能信号、全局置位信号，控制FPGA的整体清零行为；接收从FPGA外部读入的配置码流，含配置码流配置命令和配置数据，产生若干个配置数据“字”、配置帧地址，完成优先配置可编程逻辑模块的快速配置和非优先配置可编程逻辑模块的正常配置；接收优先配置可编程逻辑模块和非优先配置可编程逻辑模块的配置完成反馈信号，产生分别针对上述优先配置可编程逻辑模块和非优先配置可编程逻辑模块的全局置位释放信号、全局写使能信号和全局端口三态释放信号，分别完成优先配置可编程逻辑模块的快速启动和非优先配置可编程逻辑模块的正常启动；“行”配置电路，接收从配置控制中心发出的配置数据“字”，通过位宽转换，成为一个“帧”数据，并通过驱动器发送至配置存储器阵列的一组位线上，对配置存储器进行数据写入；接收从配置控制中心发出的配置帧地址，帧地址包括“行”地址、“列”地址和“辅”地址，解码后成为一个“帧”的选通控制信号，通过驱动器发送到配置存储器阵列的一条对应字线上，完成对相应配置存储器“帧”的字线开启。