[发明专利]性能验证装置、性能验证系统以及性能验证方法有效
申请号: | 201610270923.8 | 申请日: | 2016-04-27 |
公开(公告)号: | CN106095654B | 公开(公告)日: | 2021-04-02 |
发明(设计)人: | 小野梨香;佐藤光一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F11/34 | 分类号: | G06F11/34;G06F9/50 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 陈伟 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供性能验证装置、具有性能验证装置的系统以及用于生成分配给多个核心的控制器程序的方法。该方法包括创建多核处理器的程序的步骤。创建的步骤包括生成控制模型的步骤、进行仿真的步骤、插入被分配了PE的块的步骤、生成多核代码的步骤、执行多核联合仿真的步骤、和判断在控制周期时间内是否完成了运算的步骤。 | ||
搜索关键词: | 性能 验证 装置 系统 以及 方法 | ||
【主权项】:
一种性能验证装置,其用于生成用来验证控制系统的性能的源代码,其特征在于,具有显示装置和运算装置,所述运算装置包括:选择机构,其用于从在所述显示装置上显示的控制系统的模型中,选择成为在多核处理器中所执行的程序的仿真对象的代码生成范围;指定机构,其用于接受对所述代码生成范围中所包含的多个处理中的作为并行处理的对象的多个并行执行单位的指定;分配机构,其用于将各所述并行执行单位与该多核处理器中所包含的各核心建立关联;执行顺序指定机构,其用于对建立了所述关联的各所述并行执行单位的执行顺序和核心间同步进行指定;生成机构,其用于基于各所述并行执行单位和所述执行顺序,生成成为所述多核处理器的执行对象的源代码;通信机构,在多核处理器中执行生成代码,所述通信机构为了与在模型仿真器中执行的受控对象模型进行联合仿真而与所述多核处理器进行通信;和测量机构,其用于在所述联合仿真中测量在多核处理器中执行的程序的执行时间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610270923.8/,转载请声明来源钻瓜专利网。
- 上一篇:蓄电装置
- 下一篇:用于金属注入的离子源及其方法