[发明专利]基于FPGA的SVAC视频编解码芯片验证装置及方法

摘要

本发明涉及一种基于FPGA的SVAC视频编解码芯片验证装置及方法，属集成电路的仿真验证领域。装置包括PC机、显示器和FPGA验证平台，PC机通过USB接口和串口与验证平台连接，显示器通过DVI接口与验证平台连接。其方法步骤为上电复位；下载SVAC编码器硬件模块；配置摄像头模块，输出数字视频码流；SVAC编码器进行硬件编码；回送编码码流；检验结果是否正确；修改设计；下载SVAC解码器；进行SVAC硬件解码及格式转换；送显示器显示。本发明使用方便，提高了仿真的效率和可靠性，设计容易移植到专用集成电路上，可大大缩短SVAC编解码芯片的开发周期。

主权项

一种基于FPGA的SVAC视频编解码芯片验证装置的工作方法，其中，所述基于FPGA的SVAC视频编解码芯片验证装置包括PC机、显示器和FPGA验证平台；所述PC机通过USB接口和串口与FPGA验证平台连接、所述显示器通过DVI接口与FPGA验证平台连接；所述FPGA验证平台包括摄像头、FPGA1、FPGA2、JTAG接口、串口、USB接口、DVI接口、DDR2SDRAM、FIFO存储器、电平转换模块、USB接口芯片、格式转换模块、以及电源、复位模块、时钟模块、FPGA配置芯片和LED及按键模块；所述FPGA验证平台中各个部件的连接关系如下：所述FPGA1通过USB接口芯片、USB接口与所述PC机相连；所述FPGA1还通过电平转换模块和串口与所述PC机相连；所述FPGA1通过IO口与所述摄像头相连；所述FPGA1通过IO口与DDR2 0和DDR2 1相连；所述FPGA1通过FIFO存储器与所述FPGA2相连；所述FPGA2通过格式转换模块和DVI接口与显示器相连；所述FPGA2通过IO口与DDR2 2和DDR2 3相连；所述复位模块、FPGA配置芯片、JTAG接口分别与所述FPGA1相连；所述时钟模块分别与所述FPGA1和FPGA2相连；所述电源为所述FPGA验证平台供电；其特征在于，该方法包括步骤如下：1)在PC机上设置视频档次级别及图像格式，并通过串口发送给FPGA1；2)FPGA1配置摄像头；3)FPGA1将原始视频缓存在DDR2 0中，并将图像的宏块读取到FPGA1中进行视频编码，在编码过程中产生的数据及重构图像存储在DDR2 1中；4)将编码码流通过USB接口发送给PC机，与标准软件编码模型编码结果进行对比，得出对比结果，查看视频编码效果：如果编码无误，则进入步骤6)，否则进入步骤5)；5)根据对比结果找出编码器设计中的问题，并进行改正，重复步骤1)到步骤5)直到完成验证；6)FPGA1将SVAC编码视频流送入到FIFO存储器中；7)FPGA2从FIFO存储器中读取视频码流，进行SVAC视频解码，解码器与编码器进行对称的设计，DDR2 3用于存储解码过程中数据和图像的缓存，解码完成后的图像信息存储在DDR2 2中；8)FPGA2从DDR2 2中读取图像信息，并生成HSYNC、VSYNC和PCLK时序控制信号发送给格式转换模块；9)格式转换模块将视频码流符合DVI接口的数据，通过DVI接口送到显示器显示视频信息；10)对比解码图像与摄像头输出图像，查看解码结果：如果解码无误，则验证完成；如果解码有误，则进入步骤11)；11)根据解码结果找出解码器设计中的问题，并进行改正，重复步骤7)到步骤11)。