[发明专利]具有选择性接合垫保护的CMOS-MEMS积体电路装置有效
| 申请号： | 201610282659.X | 申请日： | 2016-04-29 |
| 公开（公告）号： | CN106098574B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | D·李 | 申请（专利权）人： | 因文森斯公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/311 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 揭露一种用来制备半导体晶圆的方法和系统。在第一态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；在该半导体晶圆上沉积保护层；使用第二掩膜图案化该保护层；以及使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。该系统包含MEMS装置，其还包含第一基板和接合至该第一基板的第二基板，其中，该第二基板是由该方法的前述步骤所制备。 | ||
| 搜索关键词： | 具有 选择性 接合 保护 cmos mems 积体电路 装置 | ||
【主权项】：
一种用来制备半导体晶圆的方法，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；在该半导体晶圆上沉积保护层；使用第二掩膜图案化该保护层；以及使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因文森斯公司，未经因文森斯公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610282659.X/，转载请声明来源钻瓜专利网。
- 上一篇：盖及包括该盖的电子装置
- 下一篇：使用船舶驱动的余热的装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
