[发明专利]具有整数和分数时间分辨力的可编程延迟电路

摘要

本发明描述一种能够提供具有整数和分数时间分辨力的延迟的可编程延迟电路。在一个示范性设计中，一种设备包括第一和第二延迟电路。所述第一延迟电路提供整数数目个时间单位的第一延迟。所述第二延迟电路耦合到所述第一延迟电路，且提供为一个时间单位的分数的第二延迟。所述第一延迟电路可包括串联耦合的多个单位延迟单元。每一单位延迟单元可在被启用时提供一个时间单位的延迟。所述第二延迟电路可具有第一和第二路径。所述第一路径可在被选择时提供较短延迟，且所述第二路径可在被选择时提供较长延迟。所述第二路径可耦合到至少一个虚设逻辑门，所述至少一个虚设逻辑门提供额外负载，以获得所述第二路径的所述较长延迟。

主权项

一种具有整数和分数时间分辨力的设备，其包含：第一延迟电路，其提供整数数目个时间单位的第一延迟；以及第二延迟电路，其串联地耦合到所述第一延迟电路，且提供为一个时间单位的分数的第二延迟，所述第二延迟从分离的延迟路径中选择，所述分离的延迟路径具有基于额外负载的不同延迟和共同输出，其中所述第二延迟电路包含：第一路径，在所述第一路径被选择时，所述第一路径提供较短延迟，第二路径，在所述第二路径被选择时，所述第二路径提供较长延迟，以及至少一个虚设逻辑门，其耦合到所述第二路径，且提供所述额外负载以获得所述第二路径的所述较长延迟，其中不同数目个所述至少一个虚设逻辑门会引起所述第二路径的不同量的分数延迟。