[发明专利]测试单元及虚设单元包含于集成电路的布线内的方法有效
| 申请号： | 201610289712.9 | 申请日： | 2016-05-04 |
| 公开（公告）号： | CN106409815B | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | 圭多·巫贝尔彼特;P·阿克曼;宁国祥;J-H·冯;C·T·林 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/66;G01R31/26 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及测试单元及虚设单元包含于集成电路的布线内的方法，包含接收包括多个层的集成电路的布线，选择该多个层其中一层并且提供一个或多个区块数值。该集成电路的晶粒区域依据该区块数值划分成为多个区块。依据该布线决定在该区块中该多个层的该选择的一层的一部分是否具有包含测试单元或虚设单元的可用空间，并指定标签指示结果至该区块。依据所指定的标签决定一个或多个空间可用基准是否是满足的，并且若是满足的，则该标签用于在该布线内放置一个或多个测试单元及一个或多个虚设单元其中至少一个。 | ||
| 搜索关键词： | 测试 单元 虚设 包含 集成电路 布线 方法 | ||
【主权项】：
1.一种制造集成电路的方法，包括：接收包括多个层的集成电路的布线；选择该集成电路的该多个层其中一层；提供一个或多个区块数值；依据该一个或多个区块数值划分该集成电路的晶粒区域成为多个区块；对于该多个区块的每一个，依据该布线决定在该区块中该集成电路的该多个层的该选择的一层的一部分是否包括用于包含测试单元及虚设单元其中一个的可用空间，并指定标签指示该决定的结果至该区块；依据指定至该区块的该标签，决定一个或多个空间可用基准是否是满足的；以及若该一个或多个空间可用基准是满足的，则使用该标签于该布线内，该布线包含该一个或多个测试单元及该一个或多个虚设单元其中至少一个。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610289712.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：半导体装置
