[发明专利]I2S外围电路时序的自适应调整方法及装置

摘要

本发明提供一种I2S外围电路时序的自适应调整方法及装置，在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性，针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。

主权项

1.一种I2S外围电路时序的自适应调整方法，其特征在于：(1)在首次正常工作模式前对PCB板进行自适应训练，首先将测试模式信号设置为有效；(2)测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送至主控芯片的数据引脚端口，然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S器件的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；(3)通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板相位延迟的芯片内部相位延迟配置，完成自适应训练；具体过程如下：(31)控制所述相位延迟和寄存器延迟为起始延迟配置；(32)将经过所述相位延迟和寄存器延迟的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据，然后使用连接回来的时钟和数据进行采样并存储；(33)当采样数据达到指定长度后，读取原始的测试激励数据序列并与该采样数据进行对比；如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时自适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳延迟配置；如果对比不正确,则控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程,回到(32)继续进行自适应训练，如此不断配置直到所有配置结束或者找到最佳延迟配置后退出自适应训练；(4)自适应训练完成后,主控芯片在正常工作时,按照自适应训练得到的最佳延迟配置进行I2S数据传输。