[发明专利]用于调节薄膜中的残余应力的方法在审
| 申请号： | 201610300671.9 | 申请日： | 2016-05-09 |
| 公开（公告）号： | CN106169420A | 公开（公告）日： | 2016-11-30 |
| 发明（设计）人： | 普鲁肖塔姆·库马尔;康胡;钱俊;阿德里安·拉瓦伊 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/02;H01L21/205 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠;张静 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于调节薄膜中的残余应力的方法。在半导体衬底上形成应力减小的介电膜的方法，其包括通过沉积具有厚度tm和应力水平sm的主要部分；以及沉积具有厚度tl和应力水平sl的低应力部分，其中sl<sm，从而沉积介电膜的第一应力减小的双层。双层的特征可以在于整体的应力水平stot<90％*(sm*tm+sl*tl)/(tm+tl)，在一些情况下，stot<sl。在一些情况下，stot<90％*sm，且对于每种单独的元素成分，在每单位体积5mol％的差数内，主要和低应力部分可有基本相同的化学组成。主要和低应力部分其特征可在于：相应的漏电流Im和Il，相应的击穿电压Vm和Vl，且双层的特征可在于整体漏电流Itot和击穿电压Vtot使得stot<90％*sm，且Itot<90％*(Im*tm+Il*tl)/(tm+tl)或Vtot>110％*(Vm*tm+Vl*tl)/(tm+tl)或两者。 | ||
| 搜索关键词： | 用于 调节 薄膜 中的 残余 应力 方法 | ||
【主权项】：
一种在半导体衬底上形成应力减小的介电膜的方法，所述方法包括：通过下述步骤沉积所述介电膜的第一应力减小的双层：(i)沉积具有厚度tm和应力水平sm的主要部分；以及(ii)沉积具有厚度tl和应力水平sl的低应力部分，其中sl<sm；其中根据(i)‐(ii)沉积的所述第一应力减小的双层的特征在于整体的应力水平stot，并且其中stot<90％*(sm*tm+sl*tl)/(tm+tl)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610300671.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件结构的结构和形成方法
- 下一篇：自动晶圆保护层去除设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
