[发明专利]一种自适应带PLL锁存功能的外同步DC/DC转换器

摘要

本发明公开了一种自适应带PLL锁存功能的外同步DC/DC转换器，该转换器包括频率锁定模块，电感电流采样控制模块，逻辑运算驱动模块；频率锁定模块包括鉴相/鉴频器，鉴相/鉴频器比较外部频率和功率管电路中上管驱动信号频率的相位差，并且调节功率管电路中上管驱动信号处于高电平状态的时间；电感电流采样控制模块，采集电感电路中的电感电流，通过电感电流采样电路，误差放大器和PWM比较器，来调节功率管电路中上管驱动信号处于低电平状态的时间。本发明的转换器在外加频率工作时，不需要专门的内部振荡器电路产生频率信号，也能实现DC/DC转换器工作频率和外加频率同步的功能。

主权项

1.一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，包括频率锁定模块，电感电流采样控制模块，逻辑运算驱动模块；所述逻辑运算驱动模块包括逻辑驱动电路(107)，逻辑驱动电路(107)将频率锁定模块和电感电流采样控制模块的输出信号转换成相应的逻辑信号，逻辑信号驱动功率管电路(108)；所述频率锁定模块包括鉴相/鉴频器(104)，鉴相/鉴频器(104)比较外部频率和功率管电路(108)中上管驱动信号频率的相位差，并且调节功率管电路(108)中上管驱动信号处于高电平状态的时间；所述电感电流采样控制模块，采集电感电路(110)中的电感电流，通过电感电流采样电路(109)，误差放大器(102)和PWM比较器(103)，来调节功率管电路(108)中上管驱动信号处于低电平状态的时间；所述频率锁定模块还包括与鉴相/鉴频器(104)输出端连接的开启时间产生电路(106)，开启时间产生电路(106)的输出端与逻辑驱动电路(107)连接；所述开启时间产生电路(106)包括输入电压分压电路(301)，输入电压分压电路(301)与放大器电路(302)的正极连接，放大器电路(302)的输出端与电流产生电路(303)连接，电流产生电路(303)与比例电流电路(305)和比较器电路(304)连接；且比较器电路(304)的输出端与逻辑驱动电路(107)连接；所述比较器电路(304)的负极连接电流产生电路(303)，正极接VOUT；所述电流产生电路(303)中N沟道MOS管MN01的栅端直接连所述放大器电路302的输出端，N沟道MOS管MN01的漏端连接P沟道MOS管MP01的栅端和漏端和P沟道MOS管MP02的栅端，P沟道MOS管MP01和P沟道MOS管MP02的源端接电源电压VDD，P沟道MOS管MP03源端接P沟道MOS管MP02的漏端，P沟道MOS管MP03漏端接电容C1正向端，P沟道MOS管MP03栅端接控制信号EN；所述逻辑驱动电路(107)接收开启时间产生电路(106)和PWM比较器(103)的输出信号，并且得到2个输出信号，2个输出信号分别控制功率管MN1和功率管MN2的高、低电平时间。