[发明专利]一种系统级封装方法及其封装单元在审
| 申请号： | 201610312642.4 | 申请日： | 2016-05-13 |
| 公开（公告）号： | CN107369652A | 公开（公告）日： | 2017-11-21 |
| 发明（设计）人： | 萧建成 | 申请（专利权）人： | 北京中电网信息技术有限公司;中电网（北京）电子科技发展有限公司 |
| 主分类号： | H01L21/98 | 分类号： | H01L21/98;H01L25/16 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100080 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种系统级封装方法及其封装单元。其中，所述系统级封装方法包括将高干扰元件及外围电路元件独立设置，形成电容电阻阵列；通过预定的封装方式，形成若干种确优芯片；堆叠所述电容电阻阵列以及所述确优芯片，形成3D堆叠裸片；将所述3D堆叠裸片与多芯片封装单元与多芯片模组组成至一个系统级封装单元中。将大容量电容、电阻或电感等的高干扰元件及外围电路元件独立设置，成为3D堆叠裸片中的独立的一层，在SIP过程中能够简化布局和提升抗干扰设计，有效的节省了空间，提高了性能。 | ||
| 搜索关键词： | 一种 系统 封装 方法 及其 单元 | ||
【主权项】：
一种系统级封装方法，其特征在于，所述系统级封装方法包括：将高干扰元件及外围电路元件独立设置，形成电容电阻阵列；通过预定的封装方式，形成若干种确优芯片；堆叠所述电容电阻阵列以及所述确优芯片，形成3D堆叠裸片；将所述3D堆叠裸片与多芯片封装单元与多芯片模组组成至一个系统级封装单元中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中电网信息技术有限公司;中电网（北京）电子科技发展有限公司，未经北京中电网信息技术有限公司;中电网（北京）电子科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610312642.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
