[发明专利]在不同区域形成两种不同结构侧墙的工艺方法在审
| 申请号： | 201610326183.5 | 申请日： | 2016-05-17 |
| 公开（公告）号： | CN105931992A | 公开（公告）日： | 2016-09-07 |
| 发明（设计）人： | 秦伟;韩朋刚;许鹏凯;杨渝书 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种在不同区域形成两种不同结构侧墙的工艺方法，包括：执行外围逻辑区的第一多晶硅栅极刻蚀，随后在存储单元区的多晶硅层顶部以及外围逻辑区表面沉积第一侧墙薄膜；对第一侧墙薄膜进行刻蚀，完全去除存储单元区的多晶硅层顶部的第一侧墙薄膜，去除外围逻辑区水平表面上的第一侧墙薄膜，保留外围逻辑区中的侧壁上的侧墙部分；对存储单元区的多晶硅层进行刻蚀，以形成第二多晶硅栅极；在存储单元区和外围逻辑区同时沉积第二侧墙薄膜；在存储单元区和外围逻辑区中，同时对第二侧墙薄膜进行同步刻蚀。 | ||
| 搜索关键词： | 不同 区域 形成 结构 工艺 方法 | ||
【主权项】：
一种在不同区域形成两种不同结构侧墙的工艺方法，其特征在于包括：第一步骤：执行外围逻辑区的第一多晶硅栅极刻蚀，随后在存储单元区的多晶硅层顶部以及外围逻辑区表面沉积第一侧墙薄膜；第二步骤：对第一侧墙薄膜进行刻蚀，完全去除存储单元区的多晶硅层顶部的第一侧墙薄膜，去除外围逻辑区水平表面上的第一侧墙薄膜，保留外围逻辑区中的侧壁上的侧墙部分；第三步骤：对存储单元区的多晶硅层进行刻蚀，以形成第二多晶硅栅极；第四步骤：在存储单元区和外围逻辑区同时沉积第二侧墙薄膜；第五步骤：在存储单元区和外围逻辑区中，同时对第二侧墙薄膜进行同步刻蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610326183.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种电容器及其版图布局方法
- 下一篇：阵列基板的制造方法、阵列基板和显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
