[发明专利]一种减小示波器观测死区的电路及方法有效
申请号: | 201610327637.0 | 申请日: | 2016-05-16 |
公开(公告)号: | CN106018911B | 公开(公告)日: | 2019-01-22 |
发明(设计)人: | 邵成华;王励;杨江涛;吴恒奎 | 申请(专利权)人: | 中国电子科技集团公司第四十一研究所 |
主分类号: | G01R13/02 | 分类号: | G01R13/02 |
代理公司: | 济南舜源专利事务所有限公司 37205 | 代理人: | 王连君 |
地址: | 266555 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种减小示波器观测死区的电路及方法,属于示波器测试技术领域。其解决了现有示波器荧光显示中CPU需要消耗大量的时间读取波形位图送显,影响示波器的等效刷新率,造成较大的观测死区的不足。该减小示波器观测死区的电路,包括荧光处理单元、位图存储器、CPU和FPGA,荧光处理单元的输出端连接位图存储器,位图存储器与CPU均连接FPGA,FPGA中设计了位图读控制器、视频合成器和荧光显示控制器,位图读控制器流出的波形位图视频流流向视频合成器,视频合成器流出的视频流流向荧光显示控制器,荧光显示控制器连接显示器。 | ||
搜索关键词: | 一种 减小 示波器 观测 死区 电路 方法 | ||
【主权项】:
1.一种减小示波器观测死区的电路,其特征在于,包括荧光处理单元、位图存储器、CPU和FPGA,所述荧光处理单元的输出端连接位图存储器,位图存储器与CPU均连接FPGA,所述FPGA中设计了位图读控制器、视频合成器和荧光显示控制器,位图读控制器流出的波形位图视频流流向视频合成器,视频合成器流出的视频流流向荧光显示控制器,荧光显示控制器连接显示器,所述位图存储器通过位图读控制线与位图读控制器相互连接,所述CPU中的CPU视频流流向视频合成器,所述视频合成器中包括第一颜色配置电路、第二颜色配置电路、亮度等级处理电路和颜色层次划分电路,其中亮度等级处理电路的信号流入第二颜色配置电路,第一颜色配置电路与第二颜色配置电路的信号均流入颜色层次划分电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所,未经中国电子科技集团公司第四十一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610327637.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种无源型电流电压集成传感器
- 下一篇:一种三相三线相电压检测方法