[发明专利]制造分裂栅非易失性闪存单元的方法有效

专利信息
申请号: 201610330742.X 申请日: 2016-05-18
公开(公告)号: CN107425003B 公开(公告)日: 2020-07-14
发明(设计)人: C.王;L.邢;A.刘;M.刁;X.刘;N.杜 申请(专利权)人: 硅存储技术公司
主分类号: H01L27/11524 分类号: H01L27/11524;H01L21/77;H01L27/11517
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 申屠伟进;王传道
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种在具有存储器单元区域和逻辑电路区域的衬底上形成非易失性存储器单元的方法,所述方法通过以下方式进行:在所述存储器单元区域中形成一对导电浮动栅极;在所述衬底中在所述一对浮动栅极之间形成第一源极区域;在两个区域中形成多晶硅层;在所述逻辑电路区域中在所述多晶硅层上方形成氧化物层;在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光从而在所述浮动栅极之间留下所述多晶硅层的第一区块,所述第一区块与所述多晶硅层的其余部分分开;以及选择性蚀刻所述多晶硅层的多个部分从而产生:设置在所述存储器单元区域的外区域中的所述多晶硅层的第二和第三区块,以及在所述逻辑电路区域中的所述多晶硅层的第四区块。
搜索关键词: 制造 分裂 栅非易失性 闪存 单元 方法
【主权项】:
一种形成非易失性存储器单元的方法,包括:提供具有存储器单元区域和逻辑电路区域的半导体衬底;形成设置在所述衬底的所述存储器单元区域上方并与所述存储器单元区域绝缘的一对导电浮动栅极;在所述衬底中在所述一对浮动栅极之间形成第一源极区域;在所述存储器单元区域和所述逻辑电路区域中形成位于所述衬底上方并与之绝缘的多晶硅层,其中所述多晶硅层在所述一对导电浮动栅极上方向上延伸,并与所述一对导电浮动栅极绝缘;在所述存储器单元区域和所述逻辑电路区域中在所述多晶硅层上方形成氧化物层;从所述存储器单元区域移除所述氧化物层;在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光,以使得在所述浮动栅极之间并在所述第一源极区域上方的所述多晶硅层的第一区块与所述多晶硅层的其余部分分开;从所述逻辑电路区域移除所述氧化物层;对所述多晶硅层的多个部分进行选择性蚀刻以产生:设置在所述衬底上方的所述多晶硅层的第二区块,其中所述一对浮动栅极中的一者设置在所述多晶硅层的所述第一区块与所述第二区块之间,设置在所述衬底上方的所述多晶硅层的第三区块,其中所述一对浮动栅极中的另一者设置在所述多晶硅层的所述第一区块与所述第三区块之间,以及设置在所述衬底的所述逻辑电路区域上方并与所述逻辑电路区域绝缘的所述多晶硅层的第四区块;在所述衬底中与所述多晶硅层的所述第二区块的侧面相邻形成第一漏极区域;在所述衬底中与所述多晶硅层的所述第三区块的侧面相邻形成第二漏极区域;在所述衬底中与所述多晶硅层的所述第四区块的第一侧面相邻形成第三漏极区域;以及在所述衬底中与所述多晶硅层的所述第四区块的第二侧面相邻形成第二源极区域,所述第二侧面与所述第四区块的所述第一侧面相对。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于硅存储技术公司,未经硅存储技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610330742.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top