[发明专利]一种非全覆盖的八输入查找表结构

摘要

本发明涉及一种非全覆盖的八输入查找表结构，该查找表结构包括25个基本逻辑单元，含2个LUT4、4个LUT3和19个二选一MUX；10个信号端口，含8个信号输入端口A，B，C，D，E0，F0，E1，F1和2个信号输出端口Y1，Y2；5个用于控制六输入LUT和两个较小功能LUT模式切换的存储单元，为R0、R1、R2、R3和R4，通过不同的配置，实现不同输入组合的LUT函数。本发明当切换到六输入LUT模式时，能够快速实现装箱，减少软件运行时间；当切换到两个较小功能LUT模式时，可减少输入信号的共用，能够有效提高LUT的利用率和灵活度，减少软件运行时间。

主权项

1.一种非全覆盖的八输入查找表结构，其特征在于：所述查找表结构包括25个基本逻辑单元，含2个LUT4、4个LUT3和19个二选一MUX；10个信号端口，含8个信号输入端口A，B，C，D，E0，F0，E1，F1和2个信号输出端口Y1，Y2；5个用于控制六输入LUT和两个较小功能LUT模式切换的存储单元，为R0、R1、R2、R3和R4，通过不同的配置，实现不同输入组合的LUT函数；所述8个信号输入端口A，B，C，D，E0，F0，E1，F1和2个信号输出端口Y1，Y2，其中A和B端口输入信号分别为两组LUT4、LUT3、LUT3的共用地址线；C端口输入信号为上面一组LUT4、LUT3、LUT3的共用地址线，同时通过二选一MUX选择控制，作为下面一组LUT4、LUT3、LUT3的共用地址线；D端口输入信号为下面一组LUT4、LUT3、LUT3的共用地址线，同时通过二选一MUX选择控制，作为上面一组LUT4、LUT3、LUT3的共用地址线；E0和E1端口输入信号分别通过二选一MUX控制选通，作为两组LUT4、LUT3、LUT3在不同模式下的共用地址线；F0和F1端口输入信号分别为查找表结构的两根独立地址线；Y1和Y2端口分别为查找表结构两种模式的共同输出端口；所述两个较小功能LUT模式，是当R0＝1时，各个MUX分别选通存储单元R1、R2、R3、R4作为控制信号，根据不同输入LUT的配置，8个A，B，C，D，E0，F0，E1，F1端口输入信号作为有效输入信号，Y1和Y2端口分别为不同配置下的LUT的输出端口，实现LUT2、LUT3、LUT4和LUT5不同组合函数；根据不同输入LUT的配置，八个A，B，C，D，E0，F0，E1，F1端口输入信号皆可作为有效输入信号；两个较小功能LUT模式结构实现不同组合的LUT功能函数关系为：a.配置成一个LUT3和一个LUT2，共用0个输入信号，函数关系为Y1(C，E0，F0)和Y2(E1，F1)；b.配置成两个LUT3，共用0个输入信号，函数关系为Y1(C，E0，F0)和Y2(D，E1，F1)；c.配置成一个LUT4和一个LUT3，共用0个输入信号，函数关系为Y1(A，C，E0，F0)和Y2(D，E1，F1)；d.配置成两个LUT4，共用0个输入信号，函数关系为Y1(A，C，E0，F0)和Y2(B，D，E1，F1)；e.配置成一个LUT5和一个LUT2，共用0个输入信号，函数关系为Y1(A，B，C，E0，F0)和Y2(E1，F1)；f.配置成一个LUT5和一个LUT3，共用0个输入信号，函数关系为Y1(A，B，C，E0，F0)和Y2(D，E1，F1)；g.配置成一个LUT5和一个LUT4，共用1个输入信号，函数关系为Y1(A，B，C，E0，F0)和Y2(A/B，D，E1，F1)；h.配置成两个LUT5，共用2个输入信号，函数关系为Y1(A，B，C，E0，F0)和Y2(A，B，D，E1，F1)。