[发明专利]一种基于FPGA的时间数字变换器

摘要

本发明公开了一种基于FPGA的时间数字变换器，其包括脉冲信号发生器、双采样多抽头的信号延迟链、抽头重排序联接网络、温度计码到二进制码转换电路、可选用的标定电路，粗时钟计数电路和变换结果输出电路。脉冲信号发生器在被测信号的触发下产生一个脉冲信号并馈入到双采样多抽头的信号延迟链传输，双采样多抽头的状态在一系统时钟的控制下被采样输出，经过抽头重排序连接网络变换顺序后，送入温度计码到二进制码变换电路，输出代表被测信号到达时间的时间戳的二进制码，和在系统时钟控制下的粗计数器的输出结果结合，输出为最终测试结果。本发明可显著提高时间测量的精度。

主权项

1.一种基于FPGA的时间数字变换器，包括粗时钟计数器、脉冲信号发生器、双采样多抽头信号延迟链、抽头重排序连接网络、温度计码到二进制码变换电路以及变换结果输出电路，其中，所述粗时钟计数器用于产生被测信号的计数信号；所述脉冲信号发生器用于在被测信号的触发下产生脉冲信号并馈入到所述双采样多抽头信号延迟链中进行传输；所述双采样多抽头信号延迟链用于对被测信号进行延时传输，其由N个延迟单元组成，每个延迟单元的端部被两个触发器采样输出，每个采样输出称为一个延迟链的抽头，整个双采样多抽头信号延迟链具有2N个抽头，N≥1；所述抽头重排序连接网络对所述2N个抽头的顺序进行重排序，使各抽头的顺序和各抽头实际传输时间的大小顺序一致；所述温度计码到二进制码变换电路将所述重排序的抽头状态的温度计码变换为二进制码；所述变换结果输出电路用于根据所述二进制码和所述粗时钟计数器输出的计数信号一起换算成被测信号的到来时间。