[发明专利]实施堆叠芯片高动态范围图像传感器的方法及系统

摘要

本申请案涉及一种实施堆叠芯片高动态范围图像传感器的方法及系统。在图像传感器中实施堆叠芯片HDR算法的方法开始于使用像素阵列捕获具有第一曝光时间的第一帧及具有与所述第一曝光时间相比更长或更短的第二曝光时间的第二帧。像素阵列安置于第一半导体裸片中且被划分成像素子阵列。每一像素子阵列布置成像素群组，且每一像素群组布置成像素单元阵列。安置于第二半导体裸片中的读出电路获取第一帧及第二帧的图像数据。每一像素子阵列通过多个导体中的对应一者耦合到对应读出电路。ADC电路将来自第一帧及第二帧的图像数据转换成第一ADC输出及第二ADC输出。位于所述第二半导体裸片上的功能逻辑将第一ADC输出与第二ADC输出加总以产生最终ADC输出。本发明还描述其它实施例。

主权项

一种在图像传感器中实施堆叠芯片高动态范围HDR算法的方法，其包括：由像素阵列捕获具有第一曝光时间的第一帧及具有第二曝光时间的第二帧，其中所述第一曝光时间与所述第二曝光时间相比更长或更短，其中所述像素阵列安置于第一半导体裸片中，其中所述像素阵列被划分成多个像素子阵列，其中所述多个像素子阵列中的每一者布置成多个像素群组，且其中所述多个像素群组中的每一者布置成p x q阵列的像素单元；由多个读出电路获取所述第一帧的图像数据及所述第二帧的图像数据，其中所述多个读出电路包含于安置于第二半导体裸片中的读出电路中，其中所述多个像素子阵列中的每一者通过多个导体中的对应一者耦合到所述多个读出电路中的对应一者；由包含于所述读出电路中的多个ADC电路分别将所述第一帧的所述图像数据从模拟转换成数字以获得第一ADC输出且将所述第二帧的所述图像数据从模拟转换成数字以获得第二ADC输出；以及由功能逻辑将所述第一ADC输出及所述第二ADC输出加总以产生最终ADC输出，其中所述功能逻辑安置于所述第二半导体裸片中。