[发明专利]一种高速低失调电压比较器电路有效
申请号: | 201610344734.0 | 申请日: | 2016-05-23 |
公开(公告)号: | CN106059587B | 公开(公告)日: | 2019-04-23 |
发明(设计)人: | 胡进;刘马良;朱樟明;丁瑞雪;杨银堂 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H03M1/34 | 分类号: | H03M1/34 |
代理公司: | 北京世誉鑫诚专利代理事务所(普通合伙) 11368 | 代理人: | 郭官厚 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种高速低失调电压比较器电路,其包括:三级前置的低增益高带宽预放大器电路和一级高速锁存电路,其中,锁存电路采用两对交叉耦合的正反馈结构,所以可以快速得到比较结果;前置预放大器电路的作用是将微弱的信号放大,一方面可以减小锁存器的传输延时,另一方面可以降低锁存器的等效输入失调电压。 | ||
搜索关键词: | 一种 高速 失调 电压 比较 电路 | ||
【主权项】:
1.一种高速低失调电压比较器电路,其特征在于,包括:三级前置的低增益高带宽预放大器电路和一级高速锁存电路,其中,所述高速锁存电路由NMOS管ML1、NMOS管ML2、NMOS管ML3、NMOS管ML4、NMOS管ML5、NMOS管ML6、PMOS管ML7、PMOS管ML8、PMOS管ML9和电容C1、电容C2组成;所述高速锁存电路的连接过程为:NMOS管ML1的栅极接时钟控制信号CLK_SAMPLE,NMOS管ML1和NMOS管ML2的源极和衬底接地,NMOS管ML2的栅极接偏置电压VBIAS,NMOS管ML1和NMOS管ML2的漏极相连;NMOS管ML3和NMOS管ML4的源极相连并相连NMOS管ML1和NMOS管ML2的漏极,NMOS管ML3和NMOS管ML4的衬底接地,NMOS管ML3的栅极与NMOS管ML5的漏极相连,NMOS管ML4的栅极与NMOS管ML6的漏极相连,NMOS管ML3的漏极与高速锁存电路的输出端OUTL_P相连,NMOS管ML4的漏极与高速锁存电路的输出端OUTL_N相连;电容C1的一端与高速锁存电路的输出端OUTL_N相连、另一端与NMOS管ML3栅极相连,电容C2的一端与高速锁存电路的输出端OUTL_P相连、另一端与NMOS管ML4的栅极相连;PMOS管ML7的栅极与控制信号CLK_SAMPLE相连,PMOS管ML7的源极和漏极分别和高速锁存电路的输出端OUTL_N和OUTL_P相连;PMOS管ML8和PMOS管ML9的源极和衬底均与电源VDD相连,PMOS管ML8的栅极以及PMOS管ML9的漏极和高速锁存电路的输出端OUTL_N相连,PMOS管ML9的栅极以及PMOS管ML8的漏极和高速锁存电路的输出端OUTL_P相连;NMOS管ML5和NMOS管ML6的栅极与控制信号CLK_HOLD相连,NMOS管ML5和NMOS管ML6的衬底均接地,NMOS管ML5的源极与输入端IN_P相连,NMOS管ML5管的漏极与ML3的栅极相连,NMOS管ML6的源极接输入信号IN_N相连,NMOS管ML6的漏极与NMOS管ML4的栅端相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610344734.0/,转载请声明来源钻瓜专利网。