[发明专利]一种应用于片上网络的低功耗联合的编解码电路及其编解码方法有效
申请号: | 201610347303.X | 申请日: | 2016-05-19 |
公开(公告)号: | CN106059592B | 公开(公告)日: | 2019-03-08 |
发明(设计)人: | 杜高明;马世碧;张多利;宋宇鲲;李向阳;尹勇生 | 申请(专利权)人: | 合肥工业大学 |
主分类号: | H03M7/16 | 分类号: | H03M7/16;H03M7/26 |
代理公司: | 安徽省合肥新安专利代理有限责任公司 34101 | 代理人: | 陆丽莉;何梅生 |
地址: | 230009 安*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种应用于片上网络的低功耗联合的编解码电路及其编解码方法,其特征是,在源节点的输入端设置有编码电路,在目的节点的输出端设置有解码电路;编码电路包括:编码判断拆分模块、四个汉明距离计算模块、四个数据翻转模块、格雷码编码模块、数据编码打包模块;解码电路包括:解码判断拆分模块、四个数据反翻转模块、格雷码解码模块、数据解码打包模块。本发明能降低传输数据的翻转率,从而降低整个片上网络的功耗,并保证数据传输的正确性。 | ||
搜索关键词: | 一种 应用于 网络 功耗 联合 解码 电路 及其 方法 | ||
【主权项】:
1.一种应用于片上网络的低功耗联合的编解码电路,所述片上网络为M×N的二维网络;并用于传输外部的数据包;定义接收到所述数据包的路由节点为源节点,输出所述数据包的路由节点为目的节点;所述数据包是由n个微片组成,分别是1个头微片,n‑2个体微片和1个尾微片;每个微片包含微片头、二进制微片计数器、二进制包计数器、低位数据;其特征是:在所述源节点的输入端设置有编码电路,在所述目的节点的输出端设置有解码电路;所述编码电路包括:编码判断拆分模块、四个汉明距离计算模块、四个数据翻转模块、格雷码编码模块、数据编码打包模块;所述编码判断拆分模块接收任意一个微片,并判断是否为头微片,若为头微片,则将头微片中的微片头和低位数据都发送给所述数据编码打包模块、并将头微片中的二进制微片计数器、二进制包计数器发送给所述格雷码编码模块;否则,将所接收的微片中的微片头发送给所述数据编码打包模块、并将所接收的微片中的二进制微片计数器、二进制包计数器发送给所述格雷码编码模块、并将所接收的微片中的低位数据进行拆分,得到低八位数据、次低八位数据、次高八位数据和高八位数据后依次发送给所述四个汉明距离计算模块;所述四个汉明距离计算模块分别接收所述低八位数据、次低八位数据、次高八位数据和高八位数据后进行计算,得到低位汉明距离、次低位汉明距离、次高位汉明距离和高位汉明距离,并发送给所述四个数据翻转模块;所述四个数据翻转模块根据所接到的低位汉明距离、次低位汉明距离、次高位汉明距离和高位汉明距离分别判断是否大于所设定的阈值,若大于,则将相应的低八位数据、次低八位数据、次高八位数据或高八位数据进行按位取反操作,并设定相应的翻转标识,否则,保持相应的低八位数据、次低八位数据、次高八位数据或高八位数据不变,并设定相应的翻转标识,并将所有的翻转标识放在相应微片中微片计数器的冗余位上,从而获得翻转结果发送给所述数据编码打包模块,以及四个汉明距离计算模块用于下一个微片的计算;所述格雷码编码模块将所接收到的微片中的二进制微片计数器、二进制包计数器转换为格雷码计数器并发送给所述数据编码打包模块;所述数据编码打包模块将所接到的微片中的微片头和低位数据、格雷码计数器一起打包为编码微片并发送给所述源节点;或将所接到的微片中的微片头、四个数据翻转模块的翻转结果以及翻转标识、格雷码计数器一起打包为编码微片并发送给所述源节点;所述解码电路包括:解码判断拆分模块、四个数据反翻转模块、格雷码解码模块、数据解码打包模块;所述解码判断拆分模块接收到所述目的节点输出的编码微片,并判断是否为头微片,若为头微片,则将头微片中的微片头和低位数据都发送给所述数据解码打包模块、将头微片中的格雷码计数器发送给所述格雷码解码模块;否则,将所述编码微片中的微片头发送给所述数据解码打包模块、将所述编码微片中的格雷码计数器发送给所述格雷码解码模块;并将四个数据翻转模块的翻转结果进行拆分,得到编码结果的低八位数据、次低八位数据、次高八位数据和高八位数据并分别发送给所述四个数据反翻转模块;所述四个数据反翻转模块分别根据相应的翻转标识将所述编码结果的低八位数据、次低八位数据、次高八位数据和高八位数据进行处理,得到解码结果的低八位数据、次低八位数据、次高八位数据和高八位数据后发送给所述数据解码打包模块;所述格雷码解码模块将所接收到编码微片中的格雷码计数器转换为二进制微片计数器、二进制包计数器后,发送给所述数据解码打包模块;所述数据解码打包模块将所接到的头微片中的微片头和低位数据、格雷码解码模块的结果一起打包为解码微片并进行本地存储;或将所接到的解码微片中的微片头、四个数据反翻转模块的解码结果、格雷码解码模块的结果一起打包为解码微片并进行本地存储。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥工业大学,未经合肥工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610347303.X/,转载请声明来源钻瓜专利网。