[发明专利]一种mbist时钟优化方法和装置有效
| 申请号： | 201610348382.6 | 申请日： | 2016-05-24 |
| 公开（公告）号： | CN106066823B | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 严云锋 | 申请（专利权）人： | 福州瑞芯微电子股份有限公司 |
| 主分类号： | G06F11/27 | 分类号： | G06F11/27 |
| 代理公司： | 福州市景弘专利代理事务所(普通合伙) 35219 | 代理人： | 林祥翔;吕元辉 |
| 地址： | 350003 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种mbist时钟优化方法和装置，所述方法包括以下步骤：首先时钟提供单元提供时钟；而后运行模式配置单元配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。由于功能逻辑电路和测试逻辑电路完全独立分开，当某一逻辑电路处于工作状态时，另一逻辑电路可以完全关闭，从而大大降低了芯片进行mbist测试时的功耗，增强了测试的稳定性。 | ||
| 搜索关键词： | 一种 mbist 时钟 优化 方法 装置 | ||
【主权项】：
1.一种mbist时钟优化装置，其特征在于，所述装置包括时钟提供单元、运行模式配置单元、逻辑电路控制单元、功能逻辑电路和测试逻辑电路；所述时钟提供单元与运行模式配置单元连接，所述运行模式配置单元与逻辑电路控制单元连接，所述逻辑电路控制单元与功能逻辑电路连接，所述逻辑电路控制单元与测试逻辑电路连接；所述测试逻辑电路和功能逻辑电路相互独立且不存在复用部分；所述时钟提供单元用于提供时钟；所述运行模式配置单元用于配置逻辑电路运行模式，所述运行模式包括功能模式和测试模式；当运行模式配置单元配置的运行模式为功能模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至功能逻辑电路，并关闭测试逻辑电路；当运行模式配置单元配置的运行模式为测试模式时，逻辑电路控制单元用于将时钟提供单元所提供的时钟发送至测试逻辑电路，并关闭功能逻辑电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子股份有限公司，未经福州瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610348382.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种支持覆盖率统计功能的仿真器及方法
- 下一篇：故障维护管理系统及方法
