[发明专利]基于FPGA实现的HASH平均分流方法及装置有效

专利信息
申请号: 201610362307.5 申请日: 2016-05-27
公开(公告)号: CN106027427B 公开(公告)日: 2019-06-04
发明(设计)人: 莫小妮;袁结全;唐锐 申请(专利权)人: 深圳市风云实业有限公司
主分类号: H04L12/935 分类号: H04L12/935;H04L12/851
代理公司: 成都正华专利代理事务所(普通合伙) 51229 代理人: 李蕊
地址: 518040 广东省深圳市福田区*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了基于FPGA实现的HASH平均分流方法及装置,其包括根据以太网报文的格式提取报文的源IP地址和目的IP地址;采用HASH计算方法获取源IP地址的源IP地址Hash值和目的IP地址的目的IP地址Hash值;对源IP地址Hash值和目的IP地址Hash值进行异或得到整条报文Hash值;截取整条报文Hash值中的至少3个bits,采用至少3bits作为RAM表地址,读取出该报文所对应的CPU线程号;将报文所对应的CPU线程号标记在该报文的报文头上,并将标记后的报文发送至CPU;CPU接收并处理报文的报文头,根据报文头上的CPU线程号将该报文发送至指定的线程进行处理。
搜索关键词: 基于 fpga 实现 hash 平均 分流 方法 装置
【主权项】:
1.基于FPGA实现的HASH平均分流方法,其特征在于,包括以下步骤:根据以太网报文的格式提取报文的源IP地址和目的IP地址;采用HASH计算方法获取源IP地址的源IP地址Hash值和目的IP地址的目的IP地址Hash值;对源IP地址Hash值和目的IP地址Hash值进行异或得到整条报文Hash值;截取整条报文Hash值中的至少3个bits,采用至少3bits作为RAM表地址,读取RAM表中与该报文所对应的CPU线程号;将报文所对应的CPU线程号标记在该报文的报文头上,并将标记后的报文发送至CPU;以及CPU接收并处理报文的报文头,根据报文头上的CPU线程号将该报文发送至指定的线程进行处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市风云实业有限公司,未经深圳市风云实业有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610362307.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top