[发明专利]存储器阵列

摘要

本申请公开了一种存储器阵列，包括多个两管存储器单元，多条相互平行的位线，与位线垂直且相互绝缘的多条字线，整个存储阵列上下相邻的两个存储管背靠背共用一个源端或漏端，左右相邻一行存储管共用栅极，存储管的栅极连接存储管字线，选择管的栅极连接选择管字线，整个一片存储阵列共用一个P阱，其特征在于，纵向相同列方向的位线共接，不同列的存储单元的位线分别接出；横向相同行的字线共接，其中存储器字线分别接出，所有奇数行的选择管字线共接，所有偶数行的选择管字线共接；所有源端背靠背共接，然后横向用源线分别接出。本发明的存储器阵列在进行读操作时能降低非选中行的漏电，并且能加快读取速度。

主权项

1.一种存储器阵列，包括多个由选择管和存储管串联的两管存储器单元，多条相互平行的位线，与位线垂直且相互绝缘的多条字线，定义平行于选择管和存储管串联的方向为纵向，平行于字线的方向为横向，位线从存储管一端连出，源线从选择管一端连出，整个存储阵列上下相邻的两个存储管背靠背共用一个源端或漏端，左右相邻一行存储管共用栅极，存储管的栅极连接存储管字线，选择管的栅极连接选择管字线，整个一片存储阵列共用一个P阱，其特征在于，纵向相同列方向的位线共接，不同列的存储单元的位线分别接出；横向相同行的字线共接，其中存储管字线分别接出，所有奇数行的选择管字线共接，所有偶数行的选择管字线共接；所有源端背靠背共接，然后横向用源线分别接出；所有存储阵列共用一个P阱通过外围引出；通过对所述选择管栅极连接的字线、所述存储管栅极连接的字线、所述位线、所述源线施加工作电压实现对存储位单元的读取、编程和擦除；定义VPOS为存储器擦除或写入操作时的正电压，VNEG为存储器擦除或写入操作时的负电压，Vbl为存储器高压操作第二正电压,Vpwr为读或擦除操作时字线所加电压，Vlim为读操作时位线(BL)或源线(SL)所加电压，Vgnd为接地电位(0V)，VBPW为P阱上的电位，float/floating为悬空；编程写入时，选中行及非选中行所述选择管栅极连接的字线电压均为VNEG,选中行及非选中行所述存储管栅极连接的字线电压分别为VPOS,VNEG,在写入数据“1”或“0”时所述位线电压分别为VNEG，Vbl，P阱上电压均为VNEG，所述源线上电压均为float；擦除时，选中行及非选中行所述选择管栅极连接的字线电压均为Vpwr,选中行及非选中行所述存储管栅极连接的字线电压分别为VNEG,VPOS,位线电压均为VPOS，P阱上电压均为VPOS，所述源线上电压均为float；读取时，选中行与非选中行的所述选择管栅极连接的字线的电压分别为Vpwr和vgnd；选中行与非选中行的所述存储管栅极连接的字线的电压均为vgnd，选中列与非选中列的所述位线电压分别为Vlim，floating；所述P阱上电压均为vgnd；所述源线电压先为Vlim，然后将选中行的源线电压下拉到Vgnd。