[发明专利]沟槽栅功率MOSFET结构及其制造方法

摘要

本发明公开了一种沟槽栅功率MOSFET，导通区中包括：表面形成有外延层的半导体衬底，由阱区组成的沟道区，漂移区由沟道区底部的外延层组成；在漂移区中形成有由外延层围成呈封闭式结构的第一沟槽，在第一沟槽中填充有多晶硅埋层，在多晶硅埋层和第一沟槽的侧面、底部和顶部的外延层之间隔离有隔离介质层；导通区中的各第一沟槽和各第一沟槽之间的外延层呈交替排列的结构，在器件反向偏置时各多晶硅埋层对外延层进行横向耗尽从而降低沟道区和漂移区的PN结的电场斜率，提高器件的反向击穿耐压并降低导通电阻。本发明还公开了一种沟槽栅功率MOSFET的制造方法。本发明能大幅度提高击穿电压并同时降低导通电阻。

主权项

1.一种沟槽栅功率MOSFET的制造方法，其特征在于，沟槽栅功率MOSFET的导通区由多个原胞周期性排列组成，沟槽栅功率MOSFET的导通区中的结构形成步骤包括：/n步骤一、提供具有第一导电类型的半导体衬底，在所述半导体衬底表面形成有第一导电类型的外延层；/n步骤二、在所述外延层中形成呈由所述外延层围成的封闭式结构的第一沟槽，在所述第一沟槽中填充有多晶硅埋层，在所述多晶硅埋层和所述第一沟槽的侧面、底部和顶部的所述外延层之间隔离有隔离介质层；/n在所述沟槽栅功率MOSFET的导通区的外侧还包括多晶硅埋层引出区，所述多晶硅埋层引出区和导通区的结构集成在一起实现，在形成导通区中的所述第一沟槽的同时，在所述多晶硅埋层引出区中形成对应的沟槽；所述多晶硅埋层引出区中的沟槽和第一沟槽相连通，在所述多晶硅埋层引出区中的沟槽中填充有多晶硅，所述多晶硅埋层引出区中的多晶硅和多晶硅埋层相连接，所述多晶硅埋层引出区中的多晶硅和对应的沟槽的侧面和底部表面之间隔离有隔离介质层；/n步骤二中包括如下分步骤形成具有封闭式结构的所述第一沟槽：/n步骤21、在所述外延层表面形成硬质掩模层；采用光刻工艺定义出第一沟槽的形成区域；依次对所述第一沟槽的形成区域的所述硬质掩模层和所述外延层进行刻蚀形成顶部开口的所述第一沟槽；/n步骤22、在所述第一沟槽的侧面和底部表面形成隔离介质层；/n步骤23、进行多晶硅淀积将形成有所述隔离介质层的所述第一沟槽完全填充；/n步骤24、依次对所述第一沟槽中的多晶硅和所述隔离介质层进行回刻，该回刻工艺将位于封闭式结构的所述第一沟槽的顶部的多晶硅和所述隔离介质层都去除并由回刻后的多晶硅组成所述多晶硅埋层；/n步骤25、在所述多晶硅埋层顶部形成封闭式结构的所述第一沟槽的顶部的隔离介质层；/n步骤26、进行外延生长在所述第一沟槽顶部中填充外延层，该填充的外延层和所述第一沟槽外的外延层形成一个整体，外延层填充后使所述第一沟槽呈封闭式结构；/n步骤三、在所述外延层表面形成第二导电类型的阱区并由所述阱区组成沟道区，漂移区由所述沟道区底部的所述外延层组成，所述第一沟槽位于所述漂移区中；/n在所述多晶硅埋层引出区中的多晶硅的顶部通过接触孔连接到正面金属层形成的源极实现所述多晶硅埋层的引出；所述导通区中的各所述第一沟槽和各所述第一沟槽之间的所述外延层呈交替排列的结构，在所述沟槽栅功率MOSFET反向偏置时各所述多晶硅埋层用于对所述外延层进行横向耗尽从而能降低所述沟道区和所述漂移区的PN结的电场斜率，从而提高器件的反向击穿耐压并降低导通电阻。/n