[发明专利]屏蔽栅沟槽MOSFET的制造方法有效

专利信息
申请号: 201610374749.1 申请日: 2016-05-31
公开(公告)号: CN105870022B 公开(公告)日: 2019-01-04
发明(设计)人: 颜树范 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/78;H01L21/28;H01L29/423
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种屏蔽栅沟槽MOSFET的制造方法,栅极结构采用如下步骤形成:形成硬质掩模层并定义出栅极形成区域;对半导体衬底进行刻蚀形成深沟槽;形成底部氧化层;形成源多晶硅;进行多晶硅回刻使源多晶硅和硬质掩模层顶部表面相平;去除硬质掩模层形成源多晶硅的顶部凸出结构;在源多晶硅的凸出部分的侧面形成氧化物刻蚀阻挡层组成的侧壁;以侧壁为自对准掩模对底部氧化层进行刻蚀形成顶部沟槽和源多晶硅的两个侧面的多晶硅间隔离氧化层;在顶部沟槽的侧面形成栅介质层;在顶部沟槽中填充形成多晶硅栅。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电。
搜索关键词: 屏蔽 沟槽 mosfet 制造 方法
【主权项】:
1.一种屏蔽栅沟槽MOSFET的制造方法,其特征在于,栅极结构采用如下步骤形成:步骤一、提供一半导体衬底,所述半导体衬底表面形成硬质掩模层,采用光刻工艺定义出栅极形成区域,采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去除;步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成深沟槽;步骤三、采用淀积工艺在所述深沟槽的底部表面和侧面形成底部氧化层;步骤四、进行第一次多晶硅生长在所述深沟槽中填充多晶硅形成源多晶硅;步骤五、对所述源多晶硅进行回刻,回刻后的所述源多晶硅的顶部表面和所述硬质掩模层顶部表面相平;步骤六、去除所述硬质掩模层,所述硬质掩模层去除后所述源多晶硅的顶部表面凸出于所述半导体衬底表面;步骤七、进行氧化物刻蚀阻挡层的生长和回刻从而在所述源多晶硅的凸出部分的侧面形成由所述氧化物刻蚀阻挡层组成的侧壁;步骤八、以所述侧壁为自对准掩模对所述底部氧化层进行刻蚀,该刻蚀后在所述源多晶硅两侧形成顶部沟槽以及在所述源多晶硅的两个侧面形成多晶硅间隔离氧化层;所述多晶硅间隔离氧化层由位于所述侧壁底部的未被刻蚀掉的所述底部氧化层组成;步骤九、在所述顶部沟槽的侧面形成栅介质层;步骤十、进行第二次多晶硅生长并进行多晶硅回刻在所述顶部沟槽中填充由多晶硅组成的多晶硅栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610374749.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top