[发明专利]一种卷积神经网络的FPGA并行加速方法

摘要

本发明为一种卷积神经网络的FPGA并行加速方法，包括如下步骤(1)建立CNN模型；(2)配置硬件架构；(3)配置卷积运算单元；本发明的有益效果在于本方法使用FPGA来实现CNN，通过设计了优化硬件加速方案，使得相对于手写图像数据集MNIST的卷积神经网络计算，相较于GPU实现近5倍的加速，相较于12核的CPU实现10倍的加速，而功耗只有GPU的1/3。

主权项

一种卷积神经网络的FPGA并行加速方法，其特征在于，包括如下步骤：(1)建立CNN模型，该模型包括一个输入层input、一个输出层output、两个卷积层、两个池化和一个全连接网络Softmax，其中，输入层输入的图像集为手写数字图像集MNIST，每幅图像的大小为28×28像素点；(2)配置硬件架构，采用FPGA电路板通过带宽为8GB/s的PCI Express 2.0 x8与CPU进行连接；CNN在FPGA上的实现采用流水结构，图像数据的输入是以数据流的方式进行流入，在每个时钟周期内传入一个图像的像素点，网络中的每一层需要每时钟输入一个值并且输出一个值；(3)配置卷积运算单元，在网络的各层中，对卷积层做以下配置：(a)将单个卷积运算继续拆分实现并行化，使得单个卷积运算能够在每个时钟周期输出一个点；(b)将同一层内的多个卷积运算进行并行化，使得在给定的时钟周期内能够同时流出完该层的多个特征图；其中，(a)中根据硬件电路的数据流的特点设置卷积运算单元(CCU)，使得在单个FPGA周期就可以完成整个5×5大小卷积运算。