[发明专利]一种基于CNFET的三值加法计数器

摘要

本发明公开了一种基于CNFET的三值加法计数器，包括脉冲信号发生器、n个加法记数单元和n输入与门，脉冲信号发生器具有输入端和输出端，加法记数单元具有输入端、输出端、时钟控制端和进位输出端，n输入与门具有n个输入端和输出端，脉冲信号发生器的输出端分别与n个加法记数单元的时钟控制端连接，n个加法记数单元的进位端与n输入与门的n个输入端一一对应连接，n输入与门的输出端为三值加法记数器的进位输出端，第k个加法记数单元的进位输出端和第k+1个加法记数单元的输入端连接，k＝1,2，…，n‑1，第j个加法记数单元的输出端为三值加法计数器的第j位输出端，j＝1,2，…，n；优点是减少了无效操作，降低了电路功耗与延时，具有高速低功耗特性。

主权项

1.一种基于CNFET的三值加法计数器，其特征在于包括脉冲信号发生器、n个加法记数单元和n输入与门，其中n为大于等于1的整数，所述的脉冲信号发生器具有输入端和输出端，所述的加法记数单元具有输入端、输出端、时钟控制端和进位输出端，所述的n输入与门具有n个输入端和输出端；所述的脉冲信号发生器的输出端分别与n个所述的加法记数单元的时钟控制端连接，n个所述的加法记数单元的进位端与所述的n输入与门的n个输入端一一对应连接，所述的n输入与门的输出端为所述的三值加法计数器的进位输出端，第1个所述的加法记数单元的输入端为所述的三值加法计数器的输入端，第k个所述的加法记数单元的进位输出端和第k+1个所述的加法记数单元的输入端连接，k＝1,2，…，n-1，第j个所述的加法记数单元的输出端为所述的三值加法计数器的第j位输出端，j＝1,2，…，n；所述的脉冲信号发生器包括第一反相器、第二反相器、第一CNFET管、第二CNFET管和第三CNFET管，所述的第一CNFET管为P型CNFET管，所述的第二CNFET管和所述的第三CNFET管为N型CNFET管，所述的第一反相器的输入端、所述的第一CNFET管的源极和所述的第二CNFET管的栅极连接且其连接端为所述的脉冲信号发生器的输入端，所述的第一反相器的输出端、所述的第一CNFET管的栅极和所述的第三CNFET管的栅极连接，所述的第一CNFET管的漏极、所述的第二CNFET管的漏极和所述的第二反相器的输入端连接，所述的第二CNFET管的源极和所述的第三CNFET管的漏极连接，所述的第三CNFET管的源极接地，所述的第二反相器的输出端为所述的脉冲信号发生器的输出端；所述的加法记数单元包括T触发器和进位电路，所述的T触发器具有时钟控制端、输入端和输出端，所述的进位电路具有输入端和输出端，所述的T触发器的时钟控制端为所述的加法记数单元的时钟控制端，所述的T触发器的输入端为所述的加法记数单元的输入端，所述的T触发器的输出端和所述的进位电路的输入端连接且其连接端为所述的加法记数单元的输出端，所述的进位电路的输出端为所述的加法记数单元的进位输出端，所述的T触发器包括一个NTI门电路、四个PTI门电路、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET 管、第十五CNFET管、第十六CNFET管、第十七CNFET管、第十八CNFET管、第十九CNFET管和第二十CNFET管，所述的NTI门电路具有输入端和输出端，所述的PTI门电路具有输入端和输出端，四个所述的PTI门电路分别为第一PTI门电路、第二PTI门电路、第三PTI门电路和第四PTI门电路，所述的第四CNFET管、所述的第十CNFET管、所述的第十五CNFET管和所述的第二十CNFET管为P型CNFET管，所述的第五CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第九CNFET管、所述的第十一CNFET管、所述的第十二CNFET管、所述的第十三CNFET管、所述的第十四CNFET管、所述的第十六CNFET管、所述的第十七CNFET管、所述的第十八CNFET管和所述的第十九CNFET管为N型CNFET管，所述的第四CNFET管的源极、所述的第十CNFET管的源极和所述的第十五CNFET管的源极连接且其连接端接入第一电源，所述的第二十CNFET管的源极接入第二电源，所述的第二电源为所述的第一电源的一半，所述的第四CNFET管的栅极、所述的第九CNFET管的栅极、所述的第十四CNFET管的栅极、所述的第十五CNFET管的栅极和所述的第十九CNFET管的栅极连接且其连接端为所述的T触发器的时钟控制端，所述的第四CNFET管的漏极、所述的第五CNFET管的漏极和所述的第十CNFET管的栅极连接，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第五CNFET管的栅极、所述的第一PTI门电路的输入端、所述的第十一CNFET管的栅极、所述的第三PTI门电路的输入端、所述的第十六CNFET管的栅极和所述的第四PTI门电路的输入端连接且其连接端为所述的T触发器的输入端，所述的第六CNFET管的源极和所述的第七CNFET管的漏极连接，所述的第六CNFET管的栅极和所述的第一PTI门电路的输出端连接，所述的第七CNFET管的源极和所述的第八CNFET管的漏极连接，所述的第七CNFET管的栅极和所述的第二PTI门电路的输出端连接，所述的第八CNFET管的源极和所述的第九CNFET管的漏极连接，所述的第八CNFET管的栅极、所述的第二PTI门电路的输入端、所述的第十CNFET管的漏极、所述的第十一CNFET管的漏极、所述的第十三CNFET管的栅极、所述的第二十CNFET管的漏极和所述的NTI门电路的输入端连接且其连接端为所述的T触发器的输出端，所述的第九CNFET管的源极、所述的第十四CNFET管的源极和所述的第十九CNFET管的源极接地，所述的第十一CNFET管的源极和所述的第十二CNFET管的漏极连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十二CNFET管的栅极和所述的第三PTI门电路的输出端连接，所述的第十三CNFET管的源极和所述的第十四CNFET管的漏极连接，所述的第十五CNFET管的漏极、所述的第十六CNFET管的漏极和所述的第二十CNFET管的栅极连接，所述的第十六CNFET管的源极和所述的第十七CNFET管的漏极连接，所述的第十七CNFET管的源极和所述的第十八CNFET管的漏极连接，所述的第十七CNFET管的栅极和所述的第四PTI门电路的输出端连接，所述的第十八CNFET管的源极和所述的第十九CNFET管的漏极连接，所述的第十八CNFET管的栅极和所述的NTI门电路的输出端连接。