[发明专利]用于减少非易失性存储器中数据残留的方法

摘要

本发明公开了一种用于减少非易失性存储器中数据残留的方法，包括利用Silvaco TCAD对非易失性存储单元进行结构建模和电学特性建模；在结构模型和电学特性模型中确定对非易失性存储器中数据残留产生影响的因素对应的模型参数；利用控制变量法，依据0.18μm标准CMOS工艺，确定上述任一影响因素对非易失性存储器中数据残留的影响，并计算得到浮栅电荷量所对应的浮栅电子数；通过减小隧道氧化层厚度，或增加擦除操作中的源电压，或增加擦除操作时间以减小浮栅电子数，选取浮栅电子数最小的模型参数值应用于器件的工艺制造过程和工作过程中，进而攻击者更难根据浮栅电子数猜测存储数据，即有效地降低恢复数据的概率。

主权项

一种用于减少非易失性存储器中数据残留的方法，其特征在于，包括以下步骤：步骤1：利用Silvaco TCAD对非易失性存储单元进行建模，包括结构模型和电学特性模型，其中，结构模型至少包括利用干氧热氧化形成隧道氧化层；电学特性模型至少包括擦除操作中的源电压和擦除操作时间的设置；步骤2：在结构模型和电学特性模型中确定对非易失性存储器中数据残留产生影响的因素对应的模型参数；其中，隧道氧化层厚度所对应的模型参数是干氧热氧化中扩散的总时间，源电压所对应的模型参数是擦除操作中的源电压，擦除操作时间所对应的模型参数是擦除操作中瞬态仿真总时间；步骤3：利用控制变量法，依据0.18μm标准CMOS工艺，确定隧道氧化层厚度、擦除操作中源电压和擦除操作时间中任一影响因素对非易失性存储器中数据残留的影响，包括：(1)隧道氧化层厚度对非易失性存储器中数据残留产生的影响，擦除操作中的源电压为12伏,擦除操作时间为10微秒，干氧热氧化中扩散的总时间的取值范围是8.5～9.5，单位是分钟，设置步长为＜0.5分钟，取值分别为8.5、8.75、9.095、9.1、9.25、9.4、9.45、9.5；(2)擦除操作中的源电压对非易失性存储器中数据残留的影响，隧道氧化层厚度为10.0003纳米，擦除操作时间为10微秒，源电压的取值范围是7～13，单位是伏特，取值分别为7、8、9、10、11、12、13；(3)擦除操作时间对非易失性存储器中数据残留的影响，隧道氧化层厚度为10.003纳米，擦除操作中的源电压为12伏特，擦除操作时间的取值范围是0.00001～19.85，单位是微秒，取值分别为0.00001、0.0001、0.001、0.01、0.1、1、10、15、17.5、18.5、19.5、19.75、19.8、19.85；(4)分别根据上述(1)、(2)、(3)确定的数据重复进行如下操作：首先，进行一次直流仿真，得到未进行写擦除操作时初始阈值电压的大小；然后，进行第一次写入操作的瞬态仿真；最后，进行擦除操作的瞬态和直流仿真，得到擦除操作完成后的浮栅电荷量大小，以及擦除操作完成后的阈值电压和初始阈值电压的差值；由下述公式计算得到浮栅电荷量所对应的浮栅电子数；N＝q/‑1.602×10‑19式中，N为浮栅电子数，单位是个；q为浮栅电荷量，单位为库伦；步骤4：通过减小隧道氧化层厚度，或增加擦除操作中的源电压，或增加擦除操作时间以减小浮栅电子数，选取浮栅电子数最小的模型参数值应用于器件的工艺制造过程和工作过程中。