[发明专利]基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器

摘要

本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。

主权项

1.一种基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器，其特征在于，其电路包含：两个相同的栅压自举开关（201），一组对称的N位二进制电容阵列（202），两个可控非对称动态比较器（205、206），一个普通动态比较器（207）和SAR ADC的数字逻辑电路模块（208）；其中：栅压自举开关（201）含有一个信号输入端，一个时钟输入端，一个输出端；N位二进制电容阵列（202）中含N组电容，其中，第N组电容值与第N‑1组电容值相等，均为单位电容，从第N‑1组到第一组，电容值二倍等比递增；每一组电容的顶极板互联接两个节点（203、204），每一组电容的底极板接三组传输门开关（210、211）；每个传输门开关（210、211）包含一N型场效应晶体管和一P型场效应晶体管，两者沟道平行排布，两者的漏极端相互连接构成传输门电路的漏极端，源极端相互连接构成传输门电路的源极端，N型场效应晶体管的栅极端构成传输门电路的N栅极端，P型场效应晶体管的栅极端构成传输门电路的P栅极端；每个可控非对称动态比较器（205、206）具有一个正输入端、一负输入端、一个时钟输入端、一正输出端和一负输出端；每个普通动态比较器（207）有两个不分极性的输入端，一个时钟控制端，有两个相对应的输出端；SAR ADC的数字逻辑电路模块（208）包含：时钟产生模块，根据三个比较器的数据流产生时钟信号（222、223）；数字逻辑处理模块，用于产生N位二进制电容阵列（202）底极板电平翻转的逻辑控制信号（220、221）以及寄存器模块存储输出数据码；两个栅压自举开关信号输入分别接差分信号输入，时钟输入端均接整个逐次逼近型比较器的外部控制时钟，及采样保持时钟，输出端接对称的N位二进制电容阵列（202）的顶极板和两个节点（203、204），采样阶段将输入信号采集在电容阵列顶极板上后开关断开，电压值保存在电容阵列的顶极板上；N位二进制电容阵列（202）中每一组电容的顶极板互联接栅压自举开关（201）、两个可控非对称动态比较器的输入端（205、206）、一个普通动态比较器的输入端（207）和节点（203、204）；每一组电容的底极板接三组传输门开关（210、211），由SAR ADC的逻辑电路模块（208）产生的逻辑控制接参考电压高电平、参考电压低电平或共模电平；这样，每一位电容阵列顶极板电平的比较结果经由SAR ADC的逻辑电路模块（208）处理产生电容底极板电平翻转控制信号（220、221），控制当位的电容组的底极板接参考电压高电平、参考电压低电平或共模电平，以在电容阵列顶极板上产生下一位的比较电平。