[发明专利]一种高电源抑制比基准电压源

摘要

本发明属于集成电路技术领域，涉及一种高电源抑制比基准电压源。本发明提出了一种新的思路来改善不同频段的PSRR。在中低频时，通过引入自偏置共源共栅结构作为负载来屏蔽电源变化影响从而提高PSRR；在高频时通过引入电容滤波效果，达到提高PSRR的目的。本发明的有益效果为，提高了全频段的PSRR，保证了电压基准电路输出参考电压的精确性，并且增强了其输出参考电压的稳定性。

主权项

一种高电源抑制比基准电压源，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2和第三电容C3；其中，第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的栅极；第二PMOS管MP2的源极接电源，其栅极与漏极互连；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第四PMOS管MP4的源极接电源，其栅极接第三PMOS管MP3的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极与漏极互连，第一NMOS管MN1的源极接地；第二NMOS管MN2的漏极接第二PMOS管MP2的漏极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极接第一PMOS管MP1的漏极；第一PMOS管MP1的漏极通过第一电容C1后接地；第三NMOS管MN3的源极通过第二电容C2后接第四PMOS管MP4的漏极；第一三极管Q1的集电极接第二NMOS管MN2的源极，第一三极管Q1的发射极通过第二电阻R2后接地，第一三极管Q1的基极通过第三电阻R3后接第四PMOS管MP4的漏极；第二三极管Q2的集电极接第三NMOS管MN3的漏极，第二三极管Q2的发射极依次通过第一电阻R1和第二电阻R2后接地，第二三极管Q2的基极通过第三电阻R3后接第四PMOS管MP4的漏极；第四PMOS管MP4的漏极依次通过第三电阻R3和第四电阻R4后接地；第三电容C3与第四电阻R4并联。