[发明专利]一种用于低功耗流水线的时序控制电路有效

专利信息
申请号: 201610430318.2 申请日: 2016-06-16
公开(公告)号: CN106059545B 公开(公告)日: 2018-09-21
发明(设计)人: 贺雅娟;艾国润;史兴荣;刘俐宏;甄少伟;罗萍;张波 申请(专利权)人: 电子科技大学
主分类号: H03K5/135 分类号: H03K5/135
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于电子电路技术领域,具体的说涉及一种用于低功耗流水线的时序控制电路。本发明为基于错误传播的Razor电路设计提供了一种新的延迟错误纠正技术,其具体实现为一种新的低功耗流水线时序控制电路。当流水线出现延迟错误的时候,这个新的延迟错误纠正技术能够在只损耗一个时钟周期的为代价,将延迟错误纠正过来。而且出错信号只在相邻的流水线控制器之间传递,不存在需要在整个芯片上传递的全局信号,所以这个技术可以用在大规模的线性流水线上。本发明的有益效果为,相对于传统的触发器电路,本发明的流水线控制器电路与相匹配的Rff相结合,可以在保持电路工作频率不变的情况下,降低供电电压,使电路依然正确工作。
搜索关键词: 一种 用于 功耗 流水线 时序 控制电路
【主权项】:
1.一种用于低功耗流水线的时序控制电路,该电路由第一上升沿触发器DQRN1、第二上升沿触发器DQRN2、第一低电平锁存器LAL1、第二低电平锁存器LAL2、第一与门and1、第二与门and2、第三与门and3、第四与门and4、第五与门and5、第六与门and6、第七与门and7、第一或门or1、第二或门or2、第三或门or3、第四或门or4、第一或非门nor1、第二或非门nor2、第三或非门nor3、第一反相器inv1、第二反相器inv2、第三反相器inv3、第一缓冲器buf1构成;所述第一反相器inv1的输入接第二上升沿触发器DQRN2的输出端,其输出端接第一与门and1的一个输入端;第一或门or1的一个输入端接外部输入端errslf,另一个输入端接外部输入端ierrpup,其输出端接第一与门and1的一个输入端;第一与门and1的输出端接第二或门or2的一个输入端;第二或门or2的第二个输入端接外部输入端ierrpdwn,其输出端接第二与门and2的一个输入端;第二反相器inv2的输入端接第一上升沿触发器DQRN1的输出端,其输出端接第二与门and2的输入端;第二与门and2的输出端接第一低电平锁存器LAL1的数据输入端;第一低电平锁存器LAL1的时钟接外部输入端clk,其输出端接第三或非门nor3输入端、第六与门and6输入端;第三或门or3一个输入端接外部输入端errslf,另外一个输入端接外部输入端ierrpup,其输出端接第三与门and3的输入端;第一或非门nor1的一个输入端接外部输入ierrpdwn,另外一个输入端接第二上升沿触发器DQRN2的输出端,其输出端接第三与门and3输入端;第三与门and3输出端接第一上升沿触发器DQRN1的数据输入端;第一上升沿触发器DQRN1的时钟接外部输入端口clk,其复位端接外部输入端rstn,其输出端接第二低电平锁存器LAL2的输入端、第二或非门nor2输入端和第一缓冲器buf1的输入端;第二低电平锁存器LAL2的时钟端接外部输入端clk,其输出端接第三或非门nor3的一个输入端和第七与门and7输入端;第二或非门nor2的一个输入端外部输入端ierrpup,另外一个输入端接外部输入端errslf,其输出端接第四与门and4输入端;第四与门and4的第二输入端接外部输入端ierrpdwn,其输出端接第二上升沿触发器DQRN2的数据输入端;第二上升沿触发器DQRN2的时钟端接外部输入端clk,其复位端接外部输入端rstn,其输出端接第四或门or4输入端;第三或非门nor3的输出端接第五与门and5的输入端;第五与门and5的输入端接外部输入端clk,其输出端接外部输出端clkm;第四或门or4的输入端接外部输入端口errslf,其输出端接外部输出端oerrpdwn;第六与门and6的输入端接外部输入端口clk,其输出端接外部输出端clks、第三反相器inv3的输入端;第三反相器inv3的输出端接外部输出端erstn;第一缓冲器buf1的输出端接外部输出端oerrpup;第七与门and7的输入端接外部输入端clk,其输出端接外部输出端restore;其中,外部输入端clk是全局时钟;外部输入端ierrpup是来自下一级流水线,这个信号为高的时候标志着下一级流水线出现了延迟错误,请求这一级流水线停止一个周期;外部输入端ierrpdwn来自上一级流水线,这个信号为高的时候标志着上一级流水线出现了延迟错误,请求这一级流水线停止一个周期;外部输入端errslf为高的时候表示本级流水线出现延迟错误;外部输入端rstn表示全局复位信号,低电平有效;外部输出端clkm是Rff主锁存器的时钟信号;外部输出端clks是Rff影子锁存器的时钟信号;外部输出端restore是Rff的restore转存信号;外部输出端erstn是Rff数据跳变检测器的复位信号;外部输出端oerrpup是给上一级流水线的信号,当为高的时候表示本级流水线出现了延迟错误,请求上一级流水线停止一个周期;外部输出端oerrpdwn是给下一级流水线的信号,当为高的时候表示本级流水线出现了延迟错误,请求下一级流水线停止一个周期。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610430318.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top