[发明专利]一种除法器及除法运算方法

摘要

本发明公开了一种除法器及除法运算方法，属于数字信号处理电路技术领域，所述除法器采用基数N算法，N为2i且i为大于等于3的正整数，初始被除数和初始除数的商大于等于‑N小于等于N；所述除法器包括：符号位确定单元(1)，用于判定初始被除数与初始除数的商值结果的符号位；除数倍数计算单元(2)，用于计算非零初始除数的数值位的P倍，以获得第P个除数倍数值；令P依次在区间1～N内取整数值，以获得N个除数倍数值；迭代计算单元(3)，用于对所述初始被除数的数值位和所述N个除数倍数值进行K次迭代计算，以获得完整商值结果。实现了在除法器迭代计算时灵活地选择每次产生的商的位数，在快速运算的同时不占用过多的硬件面积。

主权项

1.一种除法器，其特征在于，所述除法器采用基数N算法，其中，N为2i且i为大于等于3的正整数，初始被除数和初始除数的商大于等于‑N小于等于N；所述除法器包括：符号位确定单元(1)，用于读入初始被除数的符号位和初始除数的符号位，分别判断所述初始被除数和所述初始除数为正数或负数，获得一判断结果，并基于所述判断结果确定所述初始被除数与所述初始除数的商值结果的符号位；除数倍数计算单元(2)，用于读入初始除数的数值位，并计算所述初始除数的数值位的P倍，以获得第P个除数倍数值，其中，所述初始除数非零，P为整数；令P依次在区间1～N内取值，以获得N个除数倍数值；迭代计算单元(3)，用于读入初始被除数的数值位和所述N个除数倍数值，并对所述初始被除数的数值位和所述N个除数倍数值进行K次迭代计算，每次迭代计算获得i位的部分商值，在K次迭代计算之后，获得K组i位的部分商值，并基于所述商值结果的符号位和所述K组i位的部分商值获得完整商值结果；其中，K为正整数且依据i值和所述初始被除数的二进制位数而定；其中，所述迭代计算单元(3)包括：迭代控制模块(31)，用于控制j依次在区间1～K内取值；还用于当j取定一值时，控制P依次在区间1～N内取值；被除数移位模块(32)，用于当j大于等于2且小于等于K时，基于所述初始被除数的数值位确定第j迭代被除数，并将所述第j迭代被除数左移i位，获得第j移位被除数；余数获取模块(33)，用于当j取值为1时，对所述初始被除数的数值位与第P个除数倍数值求差，获得第P个第j余数，并当P依次在区间1～N内取值完成后，获得N个第j余数；还用于当j在区间2～K内取定一值时，对所述第j移位被除数与第P个除数倍数值求差，获得第P个第j余数，并当P依次在区间1～N内取值完成后，获得N个第j余数；部分商值确定模块(34)，用于当j在区间1～K内取定一值、且获得N个第j余数后，依次将所述N个第j余数与零进行比较，获得第j比较结果，并基于所述第j比较结果确定第j部分商值；其中，所述第j部分商值的二进制位数为i位；完整商值确定模块(35)，用于当j依次在区间1～K内取值时，将第j部分商值从寄存器的高位到低位依次写入商值寄存器中，并添加所述商值结果的符号位，以获得完整商值结果。