[发明专利]一种PWM脉冲时序控制电路

摘要

本发明公开了一种PWM脉冲时序控制电路，包括：延时电路A，其输入端直接与外部PWM控制器输出信号相连；驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连；隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连；延时电路B，其输入端直接与隔离电路输出信号相连；驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连。本发明通过两个延时单元延迟参数的配合，实现了同步整流死区时间控制，提高了参数的一致性，降低了电路的启动空载电流，有利于提供启动电路的可靠性。

主权项

1.一种PWM脉冲时序控制电路，其特征在于：包括延时电路A，其输入端直接与外部PWM控制器输出信号相连；驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连；隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连；延时电路B，其输入端直接与隔离电路输出信号相连；驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连；所述延时电路A包括晶体管M₁、电阻R₁、电阻R₂和电容C₁；所述驱动电路A包括集成电路U_{2_A}；所述隔离电路包括电阻R₃、电容C₂、电容C₃、脉冲变压器T₁和二极管D₁；所述延时电路B包括晶体管M₂、电阻R₄、电阻R₅和电容C₄；所述驱动电路B包括集成电路U_{2_B}；其中，电阻R₁的一端和C₁的一端分别与PWM控制器的输出端相连，晶体管M₁的漏极和集成电路U_{2_A}的输入端分别与电阻R₁的另一端相连，电容C₁的另一端和电阻R₂的一端分别与晶体管M₁的栅极相连，R₂的另一端和M₁的源极接地；U_{2_A}的输出端接负载；电阻R₃和电容C₂串联，串联支路的一端连PWM控制器的供电端，串联支路的另一端接脉冲变压器T₁初级的同名端，脉冲变压器T₁初级的另一端接PWM控制器的输出端；串联支路的一端即为输入进端，脉冲变压器T₁初级的另一端即为输入出端；脉冲变压器T₁次级的同名端接电容C₃的一端，电容C₃的另一端分别与电阻R4的一端、二极管D₁的阴极、电容C4的一端连接，电容C₄的另一端分别与晶体管M₂的栅极、电阻R₅一端相连，晶体管M₂的漏极分别与电阻R4的另一端、集成电路U_{2_B}的输入端相连，集成电路U_{2_B}的输出端接负载，脉冲变压器T₁次级的另一端分别与二极管D₁的阳极、晶体管M₂的源极、电阻R₅的另一端连接；PWM控制器的输出连接到延迟单元A，经由电容C₁微分后，流过电容C₁的位移电流在电阻R₂上产生压降，形成一个正脉冲尖峰和负脉冲尖峰，分别对应PWM输出信号的上升沿和下降沿；电阻R₂上的电压尖峰如下式所示：V(R₂)＝R₂×C₁×dV_out/dt   (1)式中，dV_out/dt表示PWM控制器输出信号的上升沿或者下降沿的变化速率，其中C₁×dV_out/dt表示流过电容C₁的位移电流；当正脉冲尖峰出现在M₁的栅极时，M₁导通并进入饱和，使集成电路U_{2_A}的输入保持低电平，此时电阻R₁上面通过的电流为(V_{OUT_H}‑V_{SAT_M1})/R₁，为短时间的电流尖峰；V_{OUT_H}为PWM控制电路输出为高时的电压值，V_{SAT_M1}为晶体管M₁饱和时的电压值；当正脉冲尖峰消失后，晶体管M₁的栅极电压为低，晶体管M₁进入截止状态，PWM控制器输出信号经电阻R₁传递到集成电路U_{2_A}的输入；当负脉冲尖峰到来时，晶体管M₁的栅极处于反偏，晶体管M₁处于截止状态，不影响信号传输，只分析上升沿对电路的影响；晶体管M₁保持饱和的时间，就是PWM信号被延迟单元延迟的时间，延迟时间的大小用下面的关系表示：设晶体管M₁的导通电压为V_th，则当大于V_th时，晶体管M₁处于饱和状态，即大于V_th的时间，就是延迟单元的延迟时间；为简化计算，假设PWM信号输出上升时间非常快，采用RC零输入响应来计算电路的延迟时间，那么电阻R₂上的电压公式简化为：其中V_{OUT_H}为PWM控制器的输出高电平，τ为R₂和电容C₁的时间常数上式化简为时间表达式为：等于V_th时对应的时间，即是延迟单元的延迟时间t_delay＝‑R₂×C₁×ln(V_th/V_{OUT_H})   (4)由上式得到，当脉冲信号上升沿固定时，t_delay的大小仅取决于电阻R₂和电容C₁的取值。