[发明专利]基于输出电压分段的PSM模式自适应电压调节器

摘要

本发明公开的一种基于输出电压分段的PSM模式自适应电压调节器，旨在提供一种瞬态响应特性好、轻载下功率变换效率高、能有效降低负载处理器CPU功耗的电压调节器。本发明通过下述技术方案予以实现：时钟信号产生器根据外部CPU请求的控制信号，产生负载处理器时钟、延迟线复位信号和延迟测试信号三个时钟信号；延迟线复位信号上升沿比延迟测试信号的上升沿滞后一个负载处理器时钟信号的时钟周期TS；当在TS内测试信号传输到触发器D2的数据输入端时，负载处理器CPU根据延迟测试信号在延迟线中的传输情况判断功率变换器的输出电压是否能使CPU的关键路径正常工作，并根据检测的结果调节功率变换器的输出电压，CPU延迟自适应地调节到TS的L/(L+ΔL)倍。

主权项

1.一种基于输出电压分段的PSM模式自适应电压调节器，包括一个时钟信号产生器CLKG、一段延迟线、触发器、n个比较器、编码器、DPWM信号产生电路、与非门G1和一个缓冲器，其特征在于：时钟信号产生器CLKG通过一段延迟线连接触发器D2，触发器D2串联触发器D1，触发器D1通过与非门G1电连接缓冲器，同时通过串联线路上的DPWM信号产生电路和编码器电路连接n个比较器，n个比较器电连接外部功率变换器输出端上的电源VDD，n为大于等于1的整数；延迟线的输出OY输入到触发器D2的数据输入端，触发器D2的同相输出信号Skip输入到触发器D1的数据输入端，触发器D1的反相输出端输入到与非门G1的一个输入端；n个参考电压VR,1、VR,2、…VR,i、…VR,n将外部功率变换器的输出电压VDD的调节范围分成n+1段，分别为[VDD,L,VR,1)、[VR,1,VR,2)、…[VR,i-1,VR,i)、[VR,i,VR,i+1)、…[VR,n,VDD,H]，i为满足1≤i≤n的整数；外部功率变换器的输出电压VDD同时为外部负载处理器和延迟线供电，输出电压VDD同时与n个参考电压VR,1、VR,2、…VR,i、…VR,n进行比较，当VDD大于某个参考电压时，比较器输出高或低电平，否则输出低或高电平，其中，VDD,L＜VR,1＜VR,2＜VR,3＜…VR,i＜…＜VR,n＜VDD,H,VDD,L是自适应电压调节过程中VDD的下边界电压，VDD,H是自适应电压调节过程中VDD的上边界电压；n个比较器输出的数字信号经过编码器后输入到DPWM信号产生电路，DPWM信号产生电路将产生不同占空比的脉冲信号输入到与非门G1的一个输入端，与非门G1的输出信号经缓冲器作用后，控制外部功率变换器主开关管的导通或截止；时钟信号产生器CLKG根据外部负载处理器CPU请求的工作频率的控制信号CLKG_Ctrl，产生负载处理器时钟CLK_CPU、延迟线复位信号RST和延迟测试信号TCLK三个时钟信号；其中，延迟线复位信号RST输入到延迟线复位端和触发器D2的边沿触发端，延迟测试信号TCLK输入到延迟线的延迟测试端，负载处理器的时钟信号CLK_CPU输入到负载处理器的时钟信号输入端，延迟线复位信号RST和延迟测试信号TCLK为负载处理器CPU时钟信号CLK_CPU的N分频信号，且延迟线复位信号RST上升沿比延迟测试信号TCLK的上升沿滞后一个负载处理器时钟信号CLK_CPU的时钟周期TS；当在一个时钟周期TS内测试信号TCLK传输到触发器D2的数据输入端时，CPU根据延迟测试信号TCLK在延迟线中的传输情况判断外部功率变换器的输出电压是否能使负载处理器的关键路径正常工作，并根据检测的结果调节外部功率变换器的输出电压，当负载处理器CPU中关键路径延迟过大时，导通一个时钟周期，提高电压VDD，减小关键路径延迟，当负载处理器中关键路径延迟过小时，跳过一个时钟周期，降低电压VDD和负载处理器的能量消耗，负载处理器CPU关键路径的延迟自适应地调节到TS的L/(L+ΔL)倍，其中，L为关键路径长度，ΔL是延迟线长度的裕度，L+ΔL为延迟线的长度，N为≥2的整数。