[发明专利]一种具有高PSRR特性的带隙基准电压源

摘要

本发明属于模拟电路技术领域，涉及一种具有高PSR特性的带隙基准电压源。本发明与传统的带隙基准电压源相比，主要是增加了PTAT电流，使得电路中形成了多个环路，从而提交PSR。本发明的多环路带隙基准电压源与常规的带隙基准电压源相比具有PSR非常高的特点。

主权项

一种具有高PSRR特性的带隙基准电压源，包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一NJFET管NJFET1、第二NJFET管NJFET2、第一PNP三极管QP1、第二PNP三极管QP2、第三PNP三极管QP3、第一NPN三极管QN1、第二NPN三极管QN2、第三NPN三极管QN3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、电流源I1、启动电路和电压源；第一NJFET管NJFET1的漏极接电源，其栅极接地；第二NJFET管NJFET2的漏极接电源，其栅极接地；第二NMOS管MN2的漏极接第一NJFET管NJFET1的源极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极，第二NMOS管MN2栅极与第一PMOS管MP1漏极的连接点通过第一电容C1后接地；第一PMOS管MP1的漏极接电压源的正极，电压源的负极通过第三电阻R3后接地；第一PMOS管MP1的源极接第二NJFET管NJFET2的源极，第一PMOS管MP1的栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接第二NJFET管NJFET2的源极，第二PMOS管MP2的栅极与第二PMOS管MP2的漏极互连；第二PMOS管MP2的漏极接电流源I1的正端，电流源I1的负端接地；发射极通过第四电阻R4后接第二NMOS管MN2的源极，第一PNP三极管QP1的基极接第二PNP三极管QP2的集电极，第一PNP三极管QP1的集电极接启动电路；第二PNP三极管QP2的发射极通过第五电阻R5后接第二NMOS管MN2的源极，第二PNP三极管QP2的基极与集电极互连；第三PNP三极管QP3的发射极通过第六电阻R6后接第二NMOS管MN2的源极，第三PNP三极管QP3的基极接启动电路，第三PNP三极管QP3的集电极接第一NMOS管MN1的栅极；第一NMOS管MN1的漏极接第二NMOS管MN2的源极，第一NMOS管MN1的源极通过第三电阻R3后接地；第一NPN三极管QN1的集电极接启动电路，第一NPN三极管QN1的发射极依次通过第一电阻R1和第二电阻R2后接地；第二NPN三极管QN2的集电极接第二PNP三极管QP2的集电极，第二NPN三极管QN2的发射极通过第二电阻R2后接地；第三NPN三极管QN3的集电极接第三PNP三极管QP3的集电极，第三NPN三极管QN3的发射极通过第二电阻R2后接地；第二电容C2与第二电阻R2并联；第三电容C2与第三电阻R3并联；第一NPN三极管QN1的基极、第二NPN三极管QN2的基极、第三NPN三极管QN3的基极、第一NMOS管MN1的源极与第三电阻R3和第三电容C3的连接点为基准电压输出端。