[发明专利]多模式E1接口业务处理的系统及方法有效
申请号: | 201610437331.0 | 申请日: | 2016-06-16 |
公开(公告)号: | CN106170011B | 公开(公告)日: | 2019-07-05 |
发明(设计)人: | 胡国浩;伍思廉;李牧;马超 | 申请(专利权)人: | 广州海格通信集团股份有限公司 |
主分类号: | H04L29/08 | 分类号: | H04L29/08;H04L5/00 |
代理公司: | 广州市华学知识产权代理有限公司 44245 | 代理人: | 黄磊 |
地址: | 510663 广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了多模式E1接口业务处理的系统及方法,所述系统包括现场可编程门阵列FPGA、微处理器CPU和E1接口前端硬件电路,所述现场可编程门阵列FPGA包括多模式E1接口的FPGA基本处理单元和自定义总线适配单元,所述多模式E1接口的FPGA基本处理单元包括E1接口帧处理子单元和多模式E1主控处理子单元,所述E1接口帧处理子单元与E1接口前端硬件电路相连,所述多模式E1主控处理子单元分别与E1接口帧处理子单元、微处理器CPU相连。本发明在FPGA内实现了对多模式E1接口数据链路层的抽象层处理,使得后续CPU部分的设计不用考虑E1接口的具体模式,而是针对具体类别的业务应用进行处理。 | ||
搜索关键词: | 模式 e1 接口 业务 处理 系统 方法 | ||
【主权项】:
1.一种多模式E1接口业务处理的系统,其特征在于:包括现场可编程门阵列FPGA、微处理器CPU和E1接口前端硬件电路;所述现场可编程门阵列FPGA包括多模式E1接口的FPGA基本处理单元,所述多模式E1接口的FPGA基本处理单元包括E1接口帧处理子单元和多模式E1主控处理子单元,所述E1接口帧处理子单元与E1接口前端硬件电路相连,所述多模式E1主控处理子单元分别与E1接口帧处理子单元、微处理器CPU相连;其中:所述E1接口帧处理子单元,用于实现E1不成帧/成帧/复帧的帧处理;所述多模式E1主控处理子单元,用于通过FPGA内部的寄存器软开关,对E1帧的32路时隙进行业务模式的标记,完成业务流数据的分类处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广州海格通信集团股份有限公司,未经广州海格通信集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610437331.0/,转载请声明来源钻瓜专利网。